[发明专利]具有硅－锗(Sii－x－Gex)门极MOS晶体管的集成CMOS电路的半导体装置及其生产方法

权利要求书

1.一个具有集成CMOS电路的半导体装置，该CMOS电路包含具有半导体区域的NMOS和PMOS晶体管，半导体区是在硅基底层上形成的并与其表面相邻，该表面上有一层门极氧化物，其上的门极是在形成晶体管的半导体区的区域上形成，使得PMOS晶体管的门极就在位于多晶硅层和门极氧化物之间的p-型掺杂的多晶硅层和p-型掺杂的多晶硅-锗(Si_i-xGe_x；0＜x＜1)层中形成，其特征在于NMOS晶体管的门极在一层不含锗的n-型掺杂的多晶硅中形成。

2.权利要求1的半导体装置，其特征在于p-型掺杂的多晶硅-锗(Si_i-xGe_x)层中锗的含量超过30at％(x＞0.3)。

3.权利要求1或2的半导体装置，其特征在于在氧化物层和多晶硅-锗层之间形成了一个厚度小于5纳米的非晶体硅层。

4.权利要求2或3的半导体装置，其特征在于半导体装置不但包括上述的PMOS晶体管，还包括另外的具有在p-型掺杂的不含锗多晶硅层中形成的门极的PMOS晶体管，后面的PMOS晶体管与前面的在其他方面的特性完全相同

5.一种生产具有集成CMOS电路的半导体装置的方法，该CMOS电路包含具有半导体区域的NMOS和PMOS晶体管，半导体区是在硅基底层上形成的并与其表面相邻，该表面上有一层门极氧化物，其上为PMOS晶体管生成硅-锗门极以及为NMOS晶体管生成不含锗的硅门极，其特征在于

门极按照以本方法按以下顺序形成，

-在氧化物层的上面沉积一层硅-锗(Si_i-xGe_x；0＜x＜1)多晶体

-在硅-锗多晶体层的上面形成一层抗光掩模，该抗光掩模覆盖了上述硅-锗多晶体层的PMOS晶体管所在区域而不覆盖NMOS晶体管所在区域，

-此后对其进行蚀刻处理，以除去氧化物层中NMOS晶体管区域内的硅-锗层

-去除抗光掩模，

-在上述形成的结构上沉积一层多晶硅，以及

-在硅-锗多晶体层和覆盖在其上的多晶硅层中的PMOS晶体管区域形成一个门极，同时，在多晶硅层上的上述NMOS晶体管区域中形成一个门极。

6.权利要求5的方法，其特征在于沉积在氧化物层上的硅-锗(Si_i-xGe_x)多晶体层中，锗的含量超过了30％(x＞0.3)。

7.权利要求5或6的方法，其特征在于在氧化物层上面沉积一层硅锗之前先形成一层厚度小于5纳米的非晶体硅。

8.权利要求5，6或7的方法，其特征在于为了在PMOS晶体管的生成区域中生成具有不含锗的硅门极的PMOS晶体管，须在多晶硅层中形成门极，以及形成NMOS晶体管的门极。