[发明专利]半导体器件及其制造方法无效
| 申请号： | 01116542.1 | 申请日： | 2001-04-12 |
| 公开（公告）号： | CN1317833A | 公开（公告）日： | 2001-10-17 |
| 发明（设计）人： | 马场嘉朗 | 申请（专利权）人： | 株式会社东芝 |
| 主分类号： | H01L29/78 | 分类号： | H01L29/78;H01L21/336 |
| 代理公司： | 中国国际贸易促进委员会专利商标事务所 | 代理人： | 王永刚 |
| 地址： | 日本神*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明的主要特征是，使得在功率MOSFET中，可以实现RESURF原理而无须控制杂质分布。例如，在外延生长Si的过程中，适宜地形成亚微米单位的沟槽。然后，采用借助于氢气退火促进表面原子的迁徙以使沟槽上部闭口的办法，形成空洞部分12a。接着，采用反复进行该工序的办法，在外延层12中制作成多个空洞部分12a，变成为实现异质结的N缓冲器构造的构成。 | ||
| 搜索关键词： | 半导体器件 及其 制造 方法 | ||
【主权项】：
1．一种半导体器件，具备：第1导电类型的第1半导体区域；在上述第1半导体区域上边形成，杂质浓度比上述第1半导体区域低的第1导电类型的第2半导体区域；在上述第2半导体区域的表面区域上选择地形成的第2导电类型的第3半导体区域；在上述第3半导体区域的表面区域上选择地形成的第1导电类型的第4半导体区域；中间存在着栅极绝缘膜、在上述第3半导体区域间的上述第2半导体区域的表面上形成的栅极电极；在上述第4半导体区域间的上述第3半导体区域的表面上形成的第1电极；在上述第1半导体区域下边形成的第2电极，其特征是：在上述第2半导体区域内设置多个空洞部分。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于株式会社东芝，未经株式会社东芝许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/01116542.1/，转载请声明来源钻瓜专利网。
- 上一篇：可交联固化的树脂组合物
- 下一篇：钛合金及其制备方法
- 同类专利
- 专利分类
