[发明专利]半导体器件及其制造方法无效

专利信息
申请号: 01116542.1 申请日: 2001-04-12
公开(公告)号: CN1317833A 公开(公告)日: 2001-10-17
发明(设计)人: 马场嘉朗 申请(专利权)人: 株式会社东芝
主分类号: H01L29/78 分类号: H01L29/78;H01L21/336
代理公司: 中国国际贸易促进委员会专利商标事务所 代理人: 王永刚
地址: 日本神*** 国省代码: 暂无信息
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 半导体器件 及其 制造 方法
【说明书】:

发明涉及半导体器件及其制造方法,特别是涉及要求耐高压的功率MOS FET(Metal Oxide Semiconductor Field Effect Transistor,金属氧化物半导体场效应晶体管)。

近些年来,市场对在电动汽车(EV)中使用的功率MOS FET提出了进一步小型化、节能化、低价格化的要求。

在这种要求强烈的功率MOS FET的领域内,作为对元件耐压与ON(导通)电阻之间的妥协进行改善的器件,例如人们知道具有图3所示的那样的构造的MOS FET。这种器件是一种采用在N漏层101中形成埋入多级的p埋入外延层102的办法,使得在降低N漏层101的电阻的同时,在反向偏置时使N漏层101的内部的P/N扩散层完全耗尽化的器件(RESURF(REduced SURface Field,简化表面场)原理)。

除此之外,人们还提出了在N漏层中形成叫做P柱状物/N条带的扩散层的构造等类似的构造。

[表1]

构造的定义 φ V Γ ( V ) dV ni ]]>v:漏层(体积)T(v):漏层内的有源杂质浓度ni:硅的本征浓度(1011cm-3):PIN二极管的I层

在这里,意味着1011-1014cm-3。而且,对于V来说, E ( BV DSS ) < E cri t ]]>这可以改说成∫rP(r)dr<Qcrit

        ∫rN(r)dr<Qcrit的形式

其中,r:漏层的微小的方向向量

P(r):漏层内的P型有源杂质浓度

N(r):漏层内的N型有源杂质浓度

Ecrit=2×105[V/cm]

Qcrit=1.5×1012[/cm2]

BVDSS:在给器件加上击穿电压时结的最大电场强度。

但是,在上述构造的MOS FET的情况下,存在着难于进行N漏层中杂质分布的控制的问题。

就是说,要想实现RESURF原理,就要求N漏层中的P型/N型的有源杂质的总和接近于~Ni,和在反向偏置时,在所有的区域内完全耗尽化,在所有的区域内电场强度E<Ecrit

如上所述,在以往,尽管已经尝试着使高耐压化和低电阻化并存,但是,在RESURF原理的实现上仍然存在着难于进行N漏层中的杂质分布控制的问题。

于是,本发明的目的是提供一种借助于异质结构造可以实现RESURF原理而无须控制N漏层中的杂质分布,且可以容易地使高耐压化和低导通电阻并存的半导体器件及其制造方法。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于株式会社东芝,未经株式会社东芝许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/01116542.1/2.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top