[发明专利]半导体存储器元件测试结构及其装置和测试方法

摘要

一种半导体存储器元件测试结构,其中当微处理器接收到一测试启始信号后,输出一时钟信号至半导体存储器元件以使半导体记忆体元件输出的储存的一储存资料信号至此微处理器。当微处理器接收到此储存信息信号时,对储存信息信号作一测试与比较操作的运算,其结果由一测试结果信号输出。而结果排序与显示装置为用以输出此测试启始信号至微处理器,并对测试结果信号作排序运算,显示半导体存储器元件所储存的信息是否正确。

主权项

1.一种半导体存储器元件测试结构，用以测试一半导体存储器元件，其特征在于所述结构包括一微处理器，当接收到一测试启始信号后，输出一传送时钟信号至所述半导体存储器元件，借以使所述半导体存储器元件输出所储存的一储存信息信号至所述微处理器，其中当所述微处理器接收到所述储存信息信号时，对所述储存信息信号作一测试与比较操作的运算，并将运算的结果藉由一测试结果信号输出；以及一结果排序与显示装置，用以输出所述测试启始信号至所述微处理器，并接收所述测试结果信号，并对所述测试结果信号作一结果排序运算，借以显示所述半导体存储器元件所储存的信息是否正确。