[发明专利]全差动双边沿触发器无效
| 申请号： | 01104014.9 | 申请日： | 2001-02-14 |
| 公开（公告）号： | CN1369966A | 公开（公告）日： | 2002-09-18 |
| 发明（设计）人： | 刘先凤;刘鸿志 | 申请（专利权）人： | 矽统科技股份有限公司 |
| 主分类号： | H03K3/2897 | 分类号： | H03K3/2897 |
| 代理公司： | 永新专利商标代理有限公司 | 代理人： | 蹇炜 |
| 地址： | 中国*** | 国省代码： | 台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明揭示一种全差动双边沿触发器,其由一时钟脉冲的上升沿及下降沿控制第一全差动输入值及第二全差动输入值的储存及输出。该全差动双边沿触发器包含一全差动的第一主电路、一全差动的第二主电路及一全差动的从电路。该第一主电路在该时钟脉冲的上升沿至下降沿之间控制该第一全差动输入值的储存。该第二主电路在该时钟脉冲的下降沿至上升沿之间控制该第二全差动输入值的储存,该从电路电连接至该第一主电路及该第二主电路的输出。 | ||
| 搜索关键词： | 差动 双边 触发器 | ||
【主权项】：
1.一种全差动双边沿触发器，由一时钟脉冲的上升沿及下降沿控制第一全差动输入值及第二全差动输入值的储存及输出，包含：一全差动的第一主电路，由该时钟脉冲的上升沿控制该第一全差动输入值的储存；一全差动的第二主电路，由该时钟脉冲的下降沿控制该第二全差动输入值的储存；及一全差动的从电路，电连接至该全差动的第一主电路及该全差动的第二主电路的输出，包含一第二重复器作为该全差动双边沿触发器的输出端，且在该时钟脉冲的上升沿至下降沿之间输出该第一全差动输入值，及在该时钟脉冲的下降沿至上升沿之间输出该第二全差动输入值。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于矽统科技股份有限公司，未经矽统科技股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/01104014.9/，转载请声明来源钻瓜专利网。
- 上一篇：检测可读写媒体的方法
- 下一篇：具有集线器的鼠标
