[发明专利]在处理器之间同步传输数据的方法无效
| 申请号： | 00131744.X | 申请日： | 2000-09-30 |
| 公开（公告）号： | CN1290896A | 公开（公告）日： | 2001-04-11 |
| 发明（设计）人： | W·艾格纳 | 申请（专利权）人： | 西门子公司 |
| 主分类号： | G06F15/163 | 分类号： | G06F15/163 |
| 代理公司： | 中国专利代理(香港)有限公司 | 代理人： | 张志醒 |
| 地址： | 联邦德*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一个第一处理器对一个第二处理器的存取是通过一个二进制存取信号(trs)指示的,通过所述第二处理器的一个时钟信号(tqq)的扫描脉冲波前缘(f11－f13)对所述存取信号进行扫描。第一处理器的主频高于第二处理器的主频,进行存取时,通过一个匹配逻辑电路产生一个新的二进制存取信号(trs*),其存取状态(trs*”)位于时钟信号(tpq)的至少一个扫描脉冲波前缘(f12)的范围内。 | ||
| 搜索关键词： | 处理器 之间 同步 传输 数据 方法 | ||
【主权项】：
1．在至少两个处理器(PQC，QC1，QC2)之间同步传输数据的方法，其中·一个第一处理器(PQC)对一个第二处理器(QC1，QC2)的存取是通过一个二进制存取信号(trs)指示的，该存取信号为进行存取的指示，在一个用于所述存取处理器(PQC)的时钟信号(tpq)的时钟周期持续时间(Tpq)内从第一状态(trs’)转换到一个第二状态，即存取状态(trs’’)，·通过所述第二处理器(QC1，QC2)的一个时钟信号(tqq)的扫描脉冲波前缘(f11-f13)对所述存取信号(trs)进行扫描，·识别出所述存取状态(trs’’)后，从第二处理器(QC1，QC2)出发执行对应于存取方式所必需的操作，·通过所述第二处理器(QC1，QC2)对操作执行完毕后，通过一个二进制确认信号(tas)，向所述存取处理器(PQC)指示该操作，所述确认信号从一个用于特定时间长度(Tas)的第一状态(tas’)转换到一个第二状态，即确认状态(tas’’)，其中的确认信号(tas)通过所述存取处理器(PQC)的时钟信号(tpq)的扫描脉冲波前缘(ff1-ff7)被该处理器扫描，并且在识别出所述确认状态(tas’’)后结束存取，其特征在于，对一个具有较高时钟频率的第一处理器(PQC)进行存取时，通过一个匹配逻辑电路，从所述存取处理器(PQC)的至少一个输出信号(csl)中产生一个新的二进制存取信号(trs*)，用于具有较低时钟频率的第二处理器(QC1，QC2)，该处理器的信号波形的构成方式是，其存取状态(trs*’’)位于第二处理器(QC1，QC2)的时钟信号(tpq)的至少一个扫描脉冲波前缘(f12)的范围内。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于西门子公司，未经西门子公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/00131744.X/，转载请声明来源钻瓜专利网。
