[发明专利]在处理器之间同步传输数据的方法

权利要求书

1．在至少两个处理器(PQC，QC1，QC2)之间同步传输数据的方法，其中

·一个第一处理器(PQC)对一个第二处理器(QC1，QC2)的存取是通过一个二进制存取信号(trs)指示的，该存取信号为进行存取的指示，在一个用于所述存取处理器(PQC)的时钟信号(tpq)的时钟周期持续时间(Tpq)内从第一状态(trs’)转换到一个第二状态，即存取状态(trs’’)，

·通过所述第二处理器(QC1，QC2)的一个时钟信号(tqq)的扫描脉冲波前缘(f11-f13)对所述存取信号(trs)进行扫描，

·识别出所述存取状态(trs’’)后，从第二处理器(QC1，QC2)出发执行对应于存取方式所必需的操作，

·通过所述第二处理器(QC1，QC2)对操作执行完毕后，通过一个二进制确认信号(tas)，向所述存取处理器(PQC)指示该操作，所述确认信号从一个用于特定时间长度(Tas)的第一状态(tas’)转换到一个第二状态，即确认状态(tas’’)，其中的确认信号(tas)通过所述存取处理器(PQC)的时钟信号(tpq)的扫描脉冲波前缘(ff1-ff7)被该处理器扫描，并且在识别出所述确认状态(tas’’)后结束存取，

其特征在于，

对一个具有较高时钟频率的第一处理器(PQC)进行存取时，通过一个匹配逻辑电路，从所述存取处理器(PQC)的至少一个输出信号(csl)中产生一个新的二进制存取信号(trs*)，用于具有较低时钟频率的第二处理器(QC1，QC2)，该处理器的信号波形的构成方式是，其存取状态(trs*’’)位于第二处理器(QC1，QC2)的时钟信号(tpq)的至少一个扫描脉冲波前缘(f12)的范围内。

2．如权利要求1所述的方法，

其特征在于，使用一个匹配逻辑电路，它由至少一个可逻辑编程的器件(LGK)构成。

3．如权利要求1或2所述的方法，

其特征在于，所述新的存取信号(trs*)是从所述存取处理器(PQC)的一个二进制芯片选择信号(cs1)中产生的，该信号在存取时从一个用于至少所有存取时间的一个第一状态(cs1’)转换到一个第二状态(cs1’’)。

4．如权利要求1至3的其中任一所述的方法，

其特征在于，所述新的存取信号(trs*)具有一个存取时间(Trs*)，它相对于初始存取信号(trs)进行了延长，使存取状态(trs*”)至少位于第二处理器(QC1，QC2)的时钟信号(tpq)的一个上升脉冲波前缘(f12)的范围内。

5 ．如权利要求1至4的其中任一所述的方法，

其特征在于，所述新的存取信号(trs*)是在考虑了第二处理器(QC1， QC2)的时钟信号(tpq)的情况下产生的，其中的存取时间(Trs*)至少 等于第二处理器(QC1，QC2)的时钟(tqq)的同期。

6．如权利要求1至5的其中任一所述的方法，

其特征在于，从所述新的存取信号(trs*)的第一状态(trs*’)转换到存取状态(trs*’’)时，相对于初始存取信号(trs)发生时间延迟，使所述存取状态(trs*’’)位于第二处理器(QC1，QC2)的时钟信号(tqq)的一个扫描脉冲波前缘(f12)的范围内。

7．如权利要求1至6的其中任一所述的方法，

其特征在于，至少在具有较高时钟频率的处理器(PQC)向具有较低时钟频率的处理器(QC1，QC2)进行写入存取的情况中，通过所述匹配逻辑电路，从所述初始确认信号(tas)中产生一个新的二进制确认信号(tas*)，其中其确认状态(tas*’’)的起点相对于初始确认状态(tas)的起点产生时间延迟，使得第一处理器(PQC)的时钟信号(tpq)的一个较迟的扫描脉冲波前缘(ff6)作为初始确认状态(tas)的确认状态(tas’’)起点后面的第一个扫描脉冲波前缘(ff4)位于新的确认信号(tas*)的确认状态(tas*’’)范围内。

8．如权利要求7所述的方法，

其特征在于，所述新的确认信号(tas*)的确认状态(tas*’’)和初始确认信号(tas)的确认状态(tas’’)相比，滞后一个周期接入，该周期是具有较低时钟频率的处理器(QC1，QC2)的时钟信号(tqq)的时钟(Tqq)的周期。