[发明专利]用于静电放电保护的电源箝位电路

权利要求书

1．一种电源箝位电路，其包括：

和电源节点相连的可开关的电流吸收装置；以及

和可开关的电流吸收装置的控制连接相连的控制电路，所述控制电路适用于在电源节点上发生静电放电事件期间向控制连接提供控制电压，所述控制电压具有在外部提供的电源的电压范围之外的电位。

2．如权利要求1所述的电源箝位电路，其中响应在电源节点上的静电放电事件，控制电压具有负电位。

3．如权利要求1所述的电源箝位电路，其中在静电放电事件期间，控制电压产生一个大于电源箝位电路的Vcc节点上的电位的正电位。

4．一种电源箝位电路，包括：

和电源节点相连的晶体管；以及

和晶体管的栅极相连的控制电路，所述控制电路适用于在电源节点上发生静电放电期间向栅极提供控制电压，所述控制电压通过所述晶体管提供放电通路，其不仅不受晶体管的门限电压降的限制，也不受在晶体管的源极或漏极上的电压的限制。

5．如权利要求4所述的电源箝位电路，其中控制电路包括和所述晶体管的栅极相连的激励电容器。

6．如权利要求4所述的电源箝位电路，其中所述晶体管是n沟道场效应晶体管，并且控制电压大于电源电压Vcc。

7．如权利要求4所述的电源箝位电路，其中晶体管是p沟道场效应晶体管，控制电压是负电压。

8．如权利要求4所述的电源箝位电路，其中在静电放电事件期间，在达到触发电压之后经两个或几个门延迟控制电路提供控制电压。

9．一种电源箝位电路，包括：

p沟道晶体管，其被连接在电源节点和地之间，用于在电源节点发生静电放电期间提供放电通路；以及

和所述p沟道晶体管的栅极相连的控制电路，所述控制电路适用于在静电放电事件期间向p沟道晶体管的栅极提供负电位的控制电压。

10．如权利要求9所述的电源箝位电路，其中控制电路包括：具有和所述p沟道晶体管的栅极相连的第一端的电容器；以及

和所述电容器的第二端相连的逻辑电路，用于把所述第二端驱动到一个低电压。

11．如权利要求9所述的电源箝位电路，其中所述控制电路包括：

二极管，其阳极和p沟道晶体管的栅极相连，阴极和一个下拉晶体管相连；

激励电容器，具有和p沟道晶体管的栅极相连的第一端；

NAND门，具有通过电容器和电源节点相连的一个输入；以及

第一反相器，具有和所述NAND门的输出相连的一个输入，以及和所述激励电容器的第二端相连并和所述下拉晶体管的栅极相连的输出。

12．如权利要求9所述的电源箝位电路，其中所述控制电路包括：

具有和所述p沟道晶体管的栅极相连的阳极的二极管；

具有和所述p沟道晶体管的栅极相连的第一端的激励电容器；

具有由一个RC网络驱动的第一输入节点的NOR门；

第一反相器，具有通过一个电容器和电源节点相连的输入节点和与NOR门的第二输入节点相连的输出节点；

第二反相器，具有和NOR门的输出节点相连的输入节点和与所述二极管的阴极相连的输出节点；

第三反相器，具有和第二反相器的输出节点相连的输入节点和与所述激励电容器的第二端相连的输出节点；以及

第二p沟道晶体管，其被连接在电源节点和地之间，用于提供第二放电通路，所述第二p沟道晶体管具有和NOR门的第一输入节点相连的栅极连接。

13．如权利要求9所述的电源箝位电路，其中控制电路包括：

具有和所述p沟道晶体管的栅极相连的阳极的二极管；

具有和所述p沟道晶体管的栅极相连的第一端的激励电容器；

NOR门；

第一反相器，具有通过一个电容器和电源节点相连的输入节点和与所述NOR门的输入节点相连的输出节点；

第二反相器，具有和所述NOR门的输出节点相连的输入节点和与所述二极管的阴极相连的输出节点；以及

第三反相器，具有和第二反相器的输出节点相连的输入节点和与所述激励电容器的第二端相连的输出节点。