[发明专利]一种半导体器件及其制造方法

说明书

本发明涉及一种半导体器件，特别涉及MOSFET(金属氧化物半导体场效应晶体管)中的栅电极的侧面上形成的绝缘膜和其制造方法。

近年来，为了获得更高的集成度或加工更微型化的半导体器件，传热载体成了已有工艺中的焦点问题。为解决这个问题，广泛使用具有侧面绝缘膜12(如图6所示)的微量掺杂(LDD)的MOSFET。这种MOSFET的制造方法如下。生成的棚氧化膜2和栅多晶硅3依模具制成栅电极的形状，然后将它们作为掩模，采用离子移植技术将掺杂物注入硅晶片11的较浅的地方。再生成一侧面绝缘膜12，并用这个侧面绝缘膜作为掩模，采用离子移植技术将掺杂物注入硅晶片11较深的地方。随后的热退火处理完成了生成具有LDD结构的源漏区7的形成过程。

关于侧面绝缘膜，我们研究了硅渗氮膜、高温氧化物膜、四氯化硅酸盐(TEOS)无杂质硅酸盐玻璃(NSG)膜等等。然而，硅渗氮膜具有不太够的热阻，并且它的导通(ON)电流和临界电压随时间增加。这是由于硅渗氮膜和硅晶片交界面间能级的不利情况造成的，因为硅渗氮膜中含有大量的氢。

因此，在目前的情况下，HTO膜或TEOS NSG膜被用作侧面绝缘膜，尽管在热载体热阻方面需要进一步改进。

相应的，本发明的目的是通过改进用在侧面绝缘膜的MOSFET的热载体热阻，提供一个导通(ON)电流在长时间内变化很小的高度可靠的半导体器件及其制造方法。

本发明所涉及的半导体器件包括：位于半导体晶片上的一个栅绝缘膜、一个栅电极、一个源漏区，和一个位于栅电极侧面的侧面绝缘膜，其中：所说的侧面绝缘膜具有一个由TEOS NSG膜制成并与栅电极侧面和半导体晶片表面相接触的双层结构。TEOS NSG膜上有硅渗氮膜。

而且，本发明涉及一种制造半导体器件的方法，包括将棚绝缘膜和栅电极制成位于半导体晶片上预定形状的工序，以栅电极为掩模用离子移植技术将掺杂物注入半导体晶片内较浅区域的工序，在栅电极侧面形成一侧面绝缘膜的工序，以栅电极和侧面绝缘膜为掩模用离子移植技术将掺杂物注入半导体晶片较深区域的工序，这样形成一源漏区，其中：所说的侧面绝缘膜是通过依次生成TEOS NSG膜和硅渗氮膜以及随后的蚀刻而形成的。

图1是本发明的半导体器件一实施例的横截面示意图。

图2是说明本发明的半导体器件一实施例的制造工序的一系列示意图。

图3是说明热载体热阻的评价方法的一套示意图。

图4是关于本实施例的半导体器件及其对照例的导通(ON)电流变化ΔION相对于应力作用时间的曲线示意图。

图5是说明本发明的半导体器件的另一实施例的横截面示意图。

图6是说明一传统半导体器件的横截面示意图。

符号说明：

1……半导体晶片

2……棚绝缘膜

2a……棚氧化物膜

3……栅电极

3a……栅多晶硅    

4……LDD区

5……TEOSNSG膜

6……硅渗氮膜

7……源漏区

8……钛硅化合物

11……硅晶片

12……侧面绝缘膜

14……高杂质聚集区

15……低杂质聚集区

图1是说明本发明半导体器件MOSFET的一个例子。在本发明中，在栅电极3和栅绝缘膜2的侧面有一个用TEOS NSG膜5和位于TEOS NSG膜之上的硅渗氮膜6制成的双层结构的侧面绝缘膜。在这两膜之间，仅有TEOS NSG膜与半导体晶片1的表面相接触。

当TEOS NSG膜太厚或太薄时，它的作用不理想，故膜厚度最好为50～500，特别最好为100～300。

而且，当TEOS NSG膜的厚度用“h”表示和由TEOS NSG膜和硅渗氮膜制成的侧面绝缘膜的高度用“H”表示时，如图1所示，h最好为H的2.5～37％，特别是H的5～24％。

而且，本发明的半导体器件最好有LDD结构。也就是说，在位于侧面绝缘膜下的晶片部分内，存在一轻微杂质泄漏(LDD)区4，其中杂质被注入一较浅区域内。杂质被进一步注入到源漏区中没有被侧面绝缘膜覆盖地方的较深的区域，并且这个区域和LDD区一起构成源漏区7。然而，在实际使用的器件中，由于热扩散LDD区趋向于延伸到栅绝缘膜下面的部分，深层掺杂区也趋向于延伸到侧面绝缘膜下的部分。