[发明专利]一种半导体器件及其制造方法无效
| 申请号： | 99106018.0 | 申请日： | 1999-04-20 |
| 公开（公告）号： | CN1233857A | 公开（公告）日： | 1999-11-03 |
| 发明（设计）人： | 伊藤信哉 | 申请（专利权）人： | 日本电气株式会社 |
| 主分类号： | H01L29/78 | 分类号： | H01L29/78;H01L21/336;H01L21/02 |
| 代理公司： | 中国专利代理(香港)有限公司 | 代理人： | 张志醒 |
| 地址： | 日本*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 半导体器件 及其 制造 方法 | ||
1、一个半导体器件包括：位于一个半导体晶片上的一个棚绝缘膜，一个栅电极，一个源漏区，和一个在栅电极的一侧面上生成的侧面绝缘膜，其中所说的侧面绝缘膜具有一个由与栅电极侧面和半导体晶片表面相接触的TEOS NSG膜构成的双层结构，以及一个在TEOS NSG膜上生成的硅渗氮膜。
2、如权利要求1所述的半导体器件，其所说的源漏区包括一LDD结构。
3、如权利要求1所述的半导体器件，其所说的TEOS NSG膜的厚度为50～500。
4、如权利要求2所述的半导体器件，其所说的TEOS NSG膜的厚度为50～500。
5、制造半导体器件的方法包括的工序有：将一棚绝缘膜和一栅电极在半导体晶片上形成预定的形状，将栅电极作为掩模用离子注入的方法将杂质注入半导体晶片内较浅的区域，在栅电极的侧面形成一侧面绝缘膜，将栅电极和侧面绝缘膜作为掩模用离子注入的方法将杂质注入半导体晶片内较深的区域，然后形成一源漏区，其中所说的侧面绝缘膜是通过依次生成一TEOS NSG膜和一硅渗氮膜及其后背面蚀刻而形成的。
6、如权利要求5所述的制造半导体器件的方法，其中所说的TEOS NSG膜和硅渗氮膜依次层叠，TEOS NSG膜厚度为50～500，硅渗氮膜厚度为300～2000。
7、如权利要求5所述的制造半导体器件的方法，其中所说的TEOS NSG膜在晶片温度为600～700℃的条件下用CVD方法生成。
8、如权利要求6所述的制造半导体器件的方法，其中所说的TEOS NSG膜在晶片温度为600～700℃的条件下用CVD方法生成。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于日本电气株式会社，未经日本电气株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/99106018.0/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
