[发明专利]高速缓存污染免除指令

权利要求书

1．一种配备有高速缓冲存储器管理的计算机系统，包括：

一个主存储器，该主存储器具有许多主存储器地址，每一个地址有对应的数据入口；

一个与主存储器连接的处理器；

至少一个与所述处理器相连接的高速缓冲存储器，所述至少一个高速缓冲存储器具有一个高速缓存目录和一个高速缓存控制器，高速缓存目录有许多地址，高速缓存控制器具有与所述许多地址相对应的许多数据入口，所述处理器接收一条具有操作数地址的指令，所述处理器确定所述操作数地址是否与所述高速缓存目录中的许多地址中的一个地址相匹配，如果匹配，所述处理器修改在所述高速缓存控制器中的与所述匹配的地址对应的数据人口，否则，修改在所述主存储器中的与所述操作数地址相对应的数据入口。

2．按照权利要求1所述的计算机系统，其中，所述处理器还修改在所述主存储器中的数据入口，如果所述操作数地址是与所述高速缓存目录中的所述许多地址中的一个地址相匹配的话。

3．按照权利要求1所述的计算机系统，其中，所述指令对非暂时数据进行操作。

4．按照权利要求1所述的计算机系统，其中，所述指令对浮点型数据进行操作。

5．按照权利要求1所述的计算机系统，其中，所述指令对整型数据进行操作。

6．按照权利要求1所述的计算机系统，还包括与所述处理器连接的比较装置，所述比较装置把操作数地址与在所述高速缓存目录中的许多地址进行比较，所述比较装置提供一个指示比较操作的状态的输出信号。

7．按照权利要求6所述的计算机系统，还包括与所述比较装置和所述处理器连接的高速缓存行填入逻辑电路，当所述比较装置确定操作数地址与所述高速缓存目录中的所述许多地址之一匹配时，根据来自所述处理器的命令所述高速缓存行填入逻辑电路生成一个输出信号到所述至少一个高速缓冲存储器和所述主存储器之一，修改在所述至少一个高速缓冲存储器和所述主存储器之一中的对应的数据入口。

8．按照权利要求6所述的计算机系统，还包括与所述比较装置和所述处理器连接的高速缓存行填入逻辑电路，当所述比较装置确定操作数地址与所述高速缓存目录中的所述许多地址之一匹配时根据来自所述处理器的命令，所述高速缓存行填入逻辑电路生成一个输出信号到所述至少一个高速缓冲存储器和所述主存储器，修改在所述至少一个高速缓冲存储器和所述主存储器中的对应的数据入口。

9．按照权利要求6所述的计算机系统，还包括与所述比较装置和所述处理器连接的高速缓存行填入逻辑电路，当所述比较装置确定操作数地址与所述高速缓存目录中的所述许多地址之一不匹配时，根据来自所述处理器的命令，所述高速缓存行填入逻辑电路生成一个输出信号到所述主存储器，修改在所述主存储器中的对应的数据入口。

10．一种包括计算机执行的以下步骤的方法：

接收具有操作数地址的指令；

确定所述操作数地址是否与高速缓存目录中的许多地址中的一个地址匹配；

如果所述操作数地址与所述高速缓存目录中的所述许多地址中的一个地址相匹配，那么，修改在高速缓存控制器中的与所述相匹配的地址对应的数据入口，否则，修改在主存储器中的与所述操作数地址相对应的数据入口。

11．按照权利要求10所述的方法，还包括：如果所述操作数地址与所述高速缓存目录中的所述许多地址中的一个地址相匹配，那么，修改在所述主存储器中的数据入口。

12．按照权利要求10所述的方法，其中，所述指令执行对非暂时数据的操作。

13．按照权利要求10所述的方法，其中，所述指令执行对浮点型数据的操作。

14．按照权利要求10所述的方法，其中，所述指令执行对整型数据的操作。

15．按照权利要求10所述的方法，还包括：

把操作数地址与在所述高速缓存目录中的所述许多地址进行比较，并且提供一个指示比较操作状态的输出信号。