[发明专利]半导体晶片的化学机械平面化的改进的方法和装置

说明书

本发明涉及半导体制造，更具体地说，涉及在半导体晶片的化学机械平面化期间对半导体采用差温加热的方法和装置。

在集成电路的制造过程中，经常需要对诸如薄的平的半导体材料片等元件的侧面进行抛光。通常，可以对半导体晶片进行抛光来形成平面化的表面以便消除外形或表面缺陷，例如，晶体点阵缺陷、刮痕、粗糙部分或者嵌入的诸如污物或灰尘的粒子。这种抛光工艺通常称为机械平面化或者化学机械平面化(“CMP”)，并且用来改善半导体器件的质量和可靠性。通常，当在晶片上形成各种器件和集成电路时进行所述CMP工艺。

一般说来，化学机械平面化工艺包括借助受控的向下压力把薄的平的半导体材料片压在旋转的湿式抛光面上。诸如氧化铝或氧化硅的溶液可以用作研磨媒剂。通常利用旋转抛光头或者晶片载体、借助受控的压力把晶片压在旋转的抛光台板上。任选地在晶片载体和晶片之间设置衬膜。通常，抛光台板被诸如多孔聚氢基甲酸酯的比较软的潮湿的衬垫材料覆盖。

抛光速率的不均匀性会导致半导体晶片的不希望有的不规则性。在会导致抛光速率的不均匀性的各种因素中，有抛光浆的不均匀分布、不均匀地铺设抛光垫、以及向抛光垫不均匀地施加压力。

本领域中把在化学机械平面化工艺中遇到的特殊问题称为“加载效应”。当把晶片压在化学机械平面化装置的抛光台板上比较软的抛光垫上时，抛光垫可能变型而进入待去除的结构之间的区域，尤其是当所述结构的抛光速率不同于所述结构之间的区域的抛光速率时。这可能在晶片上造成不规则的或者起伏的加工表面。一般说来，这种现象在微米量级上出现，并且对在所述晶片上形成的集成电路有有害的影响，尤其在高密度应用场合更是如此。

当在形成于基片上的晶体管上淀积诸如硼磷硅玻璃的介质材料等保护或者绝缘层时，经历所述加载效应的另一个例子。所述保护层的初始的共形淀积可能产生具有在晶体管的正上方的尖点和晶体管之间的凹部的不规则的表面。如上所述，抛光垫可能变形而适应保护层或者介质层的不规则的表面。最后得到的抛光表面可能以微米量级的起伏或者不规则性的形式出现。

所述加载效应可能在化学机械平面化期间为了去除存在于晶片表面上的细节的侧面和底面的另一些场合起作用。此外，在整个晶片表面上可能局部地或者全部地出现加载效应。旋转的半导体晶片的外围部分和内部之间的不同速度可能形成这个问题。例如，半导体晶片的较快地运动的外围部分可能比较慢地运动的内部经历较大速率的材料去除。

鉴于上述原因，在半导体制造中需要一种克服所述加载效应的化学机械平面化工艺。因此，本发明的目的是减小或者消除化学机械平面化过程中抛光速率的不均匀性。

已经发现，可以有利地利用在晶片上形成不同温度区域来减小或者消除对半导体晶片进行抛光时可能遇到的不均匀抛光速率的问题。具体地说，这里所述的装置包括温度调节装置，后者用来提高半导体晶片的第一部分的相对于半导体晶片的第二部分的温度。所述温度调节装置可以将半导体晶片的需要的部分冷却或者加热，以便在半导体晶片上形成不同温度区域。还描述了通过在半导体晶片上形成不同温度区域来对半导体晶片进行抛光的方法。

图1显示根据本发明的抛光装置的示意的视图。

图2显示在根据本发明的化学机械平面化工艺中有用的晶片载体的实施例的背面的示意的视图。

图3显示图2的晶片载体的的示意的横截面图。

图4显示根据本发明的抛光装置的另一个实施例。

本发明涉及集成电路(IC)的制造。例如，所述ICs包括诸如随机存储存储器(RAM)、动态随机存储器(DRAM)或者同步DRAM(SDRAM)的存储器IC。所述IC还可以包括其它形式的电路，例如，专用IC(ASIC)、归并DRAM-逻辑电路(嵌入式DRAM)或者其它逻辑电路。

通常，在晶片上并行地形成许多IC。在完成处理过程之后，切割所述晶片，以便将所述集成电路分割成单独的芯片。然后将芯片封装，产生最终产品，后者例如用于诸如计算机系统、蜂窝式电话机、个人数字助手(PDA)的用户产品和其它电子产品。

这里描述的本发明的一个实施例包括在经受化学机械平面化的半导体晶片上形成不同温度的区域。本发明不仅基于这样的发现，即，晶片的温度将影响抛光的速率，而且基于这样的发现，即，可以在晶片范围内按比例地实现温度变化，这使所需要的抛光速率变化在改善化学机械平面化均匀性方面具有实用价值。