[发明专利]超小型电容器阵列无效
| 申请号: | 98813967.7 | 申请日: | 1998-10-27 |
| 公开(公告)号: | CN1301392A | 公开(公告)日: | 2001-06-27 |
| 发明(设计)人: | 刘东航 | 申请(专利权)人: | 阿维科斯公司 |
| 主分类号: | H01G4/228 | 分类号: | H01G4/228;H01G4/06;H01G4/20;H01L27/108 |
| 代理公司: | 柳沈知识产权律师事务所 | 代理人: | 魏晓刚 |
| 地址: | 美国南卡*** | 国省代码: | 暂无信息 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 超小型 电容器 阵列 | ||
本发明一般涉及安装在较大电路板上的小型电子器件。本发明尤其涉及在各种应用中所使用的超小型电容器阵列。
一段时间以来,常规工业的小型化趋势推动了各种电子器件的设计。在这方面存在着对具有特殊操作性能的日益小型化的电子器件的需求。例如,某些应用将需要很小的电容器阵列,其中的每个单个电容器具有较大的电容值。
在提供三个均至少具有560皮法电容量的电容器阵列的同时,希望器件的规定外形尺寸的长度和宽度分别不大于0.50密耳和0.55密耳。在这样小的元件上提供具有设计电容值的多个电容器是十分困难的。另外,还必需设置足够的用于器件与外部电路连接的端接结构。
本发明分析了已有技术结构中的不足,并提出一个新的电子器件。
本发明的又一个目的是提供一个超小尺寸的新的电容器阵列。
本发明的再一个目的是提供一个新的电容器阵列,其中每个单个电容器分别具有大的电容值。
本发明的另一个目的是提供一个新的薄膜电容器件。
本发明的又一个目的是提供一个制作薄膜电容器阵列的方法。
这些目的中的一些可通过倒置安装到预定表面的小型电容器件而实现。该器件包括诸如硅、玻璃或AL2O3的基底。第一导电层设置在基底上。第一导电层至少限定一个第一电容器板和邻接它的第一端接结构。另外,介电层设置在第一电容器板上。第二导电层至少限定一个第二电容器板和邻接它的第二端接结构。第二电容器板设置在与第一电容器板相对的介电层上。通常还需要提供覆盖在基底上各层的封装材料。封装材料使第一和第二端接结构露出。
介电材料的介电常数至少应当为100。通常,介电常数可大于500,而1100的介电常数用于某些典型的实施例中。介电材料可包括诸如PZT材料的铅基(lead-based)介电材料。这种介电材料的厚度可不大于约1.0μm。
第一导电层可至少包括三个第一电容器板。在这种情况下,第二导电层至少分别包括三个与第一电容器板相对的第二电容器板。第二导电层还可限定邻接各第二电容器板的相应的第二端接结构。
本发明的其它目的通过在单个封装中设置具有多个电容器件的小型电容器阵列而实现。该器件包括其上设有第一导电层的基底。第一导电层限定多个第一电容器板。多个第一电容器板上设置介电层,第二导电层限定多个设置在介电层上并与相应的第一电容器板相对的第二电容器板。第二导电层还限定与各第二电容器板邻接的相应端接结构。通常应在基底上的层上设置封装材料。该封装材料使端接结构露出。
第一导电层可至少包括三个第一电容器板。第二导电层可至少包括三个分别与第一电容器板相对的第二电容器板。
在某些示例性实施例中,基底顶面具有不大于约2750平方密耳的面积。每个电容器件可方便地设置在相应端接结构对之间。电容器件可具有较大的电容值。
第一导电层可以是连续的导电层,其中多个电容器板包括它们的集成部分。第一导电层可将普通的端接结构限定为它们的附加集成部分。
本发明进一步的目的是通过具有至少一个设置在基底上的薄膜电容器的电子器件实现的。该电子器件的电容器的电容量约等于或大于14纳法/密耳2。
在某些示例性实施例中,薄膜电容器设置在用于连接电子器件与外部电路的端接结构之间。电容器可具有厚度不大于约1.0μm的介电层。例如,介电层的厚度可约为0.8-1.0μm。PZT介电材料可利用溶胶-凝胶法施加。
本发明的其它目的可通过制作薄膜电容器阵列的方法来实现。作为开始的步骤,该方法包括提供基本上平整的基底。第一导电层施加到基底上而构成、以限定多个第一电容器板。而后,施加介电层以覆盖第一导电层的第一电容器板。接着,施加第二导电层以限定与相应的第一电容器板相对的多个第二电容器板。还可在基底的各层上施加封装材料。
通过下文对本发明元件的组合和变形、以及其制作方法的的更具体的说明,本发明的其它目的、特点和内容将更为清楚。
通过下文结合附图对说明书中实例的详细说明,整个本发明及其最佳实施例对于本领域的技术人员将变得更加清楚,其中:
图1是安装到印刷电路板上的本发明超小型电容器阵列的侧视图;
图2是沿图1中线2-2所作的超小型电容器阵列的平面图;
图3是图2电容器阵列的电路示意图;
图4是沿图2中线4-4所作的剖视图;
图5是沿图2中线5-5所作的剖视图;
图6是沿图2中线6-6所作的剖视图;
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于阿维科斯公司,未经阿维科斯公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/98813967.7/2.html,转载请声明来源钻瓜专利网。





