[发明专利]半导体器件

说明书

本发明涉及半导体器件，特别涉及可防止在芯片电极和布线基片之间的任何失效连接的半导体器件。

目前已知称为芯片尺寸封装(以下称为CSP)的半导体器件，其尺寸几乎减小到半导体芯片的尺寸。

按照用于安装半导体芯片的插入件的种类将常规的CSP分成若干组。该插入件例如是薄膜载体。

可是，如果在加热条件下模压薄膜载体上的布线和半导体芯片上的芯片电极，使它们相互连接，那么由于可能的应力，这种接点有分离的趋势，从而引起接点电断开。

本说明书的附图7是展示常规的普通型CSP的透视图。

如图7所示，半导体芯片1设置于TAB(载带自动键合)带2上，TAB带2是薄膜载体，芯片1的尺寸大体等于TAB带2的尺寸。

通过在TAB带2的通孔中的未示出的凸点，半导体芯片1的铝(Al)芯片电极(未示出)与凸点9电连接。用诸如环氧树脂之类的密封树脂8密封整个半导体芯片1。

图8是沿图7中的线Ⅷ-Ⅷ截取的局部且放大的剖面图。

在图8中，TAB带2由作为基底的聚酰亚胺带2b和形成在聚酰亚胺带2b上的铜箔布线2a构成，聚酰亚胺带2b用作薄膜载体(布线基片)，在其上将支撑半导体芯片1。

通过在聚酰亚胺带2b的通孔中汽相淀积铜，按预定的布线图形预先在聚酰亚胺带2b上形成布线2a。通过镀敷，在各凸点6的暴露表面上形成另一个镍(Ni)或金(Au)的凸点5。

芯片电极4与半导体芯片1中的布线3电连接，用芯片覆盖膜12覆盖芯片的表面，以便露出芯片电极4。

这样制造的薄膜载体用于如下的半导体封装装配：

首先，凸点5与芯片电极4按相面对的关系对准，使用键合工具在加热或超声波下使布线2a贴压在凸点6上。结果，各凸点5变形，在接触表面上形成金-铝(Au-Al)合金，从而在受热情况下凸点5与相应的芯片电极4相互贴压。然后，用粘接材料11使半导体芯片1和芯片覆盖膜12相互粘接在一起，于是完成半导体封装。同时，用于防腐蚀的焊料保护膜10涂敷在露出的布线2a表面上。

可是，按照该常规技术，当在加热下加压使凸点5与芯片电极4互连之后，因TAB带2可能的应力，这种接点有分离的趋势，结果，在半导体封装装配之后的检测过程中将发现成为失效连接的分离的接点。

鉴于上述问题，本发明的目的在于提供一种在芯片电极和凸点之间无任何失效连接的半导体器件。

按照本发明的第一方案，通过这样的半导体器件实现上述目的，该半导体器件包括：布线基片，具有在一个表面上形成的布线的预定图形；半导体芯片，设置于布线基片的另一个表面上，并具有在公共布线层中的两个或更多个芯片电极；布线基片带有多个通孔：和以与芯片电极相面对的关系分别形成于通孔中的多个凸点，凸点与布线和芯片电极电连接。

按照本发明的第二方案，通过另一种半导体器件实现上述目的，该半导体器件包括：布线基片，具有在一个表面上形成的布线的预定图形；半导体芯片，设置于布线基片的上述表面上，并具有在公共布线层中的两个或更多个芯片电极；和分别以与芯片电极相面对的关系设置于布线上的多个凸点，凸点与布线和芯片电极电连接。

按照本发明的第三方案，通过再一种半导体器件实现上述目的，该半导体器件包括：TAB(载带自动键合)带，具有在一个表面上形成的布线的预定图形；半导体芯片，设置于TAB带的另一个表面上，并具有在公共布线层中的两个或更多个芯片电极；TAB带带有多个通孔；和分别以与芯片电极相面对的关系形成于通孔中的多个凸点，凸点与布线和芯片电极电连接。

按照本发明的第四方案，通过又一种半导体器件实现上述目的，该半导体器件包括：TAB带，具有在一个表面上形成的布线的预定图形；半导体芯片，设置于TAB带的上述表面上，并具有在公共布线层中的两个或更多个芯片电极；和分别以与芯片电极相面对的关系设置于通孔中的多个凸点，凸点与布线和芯片电极电连接。

在本发明第一至第四方案的任一个的半导体器件中，作为优选特征，从半导体芯片的边缘朝向其内侧排列芯片电极。

作为另一个优选特征，芯片电极与半导体芯片的边缘平行地排列，并且布线在至少一个位置弯折。

作为另一个优选特征，芯片电极与半导体芯片的边缘平行地排列，并且布线具有其宽度大于芯片电极之间的内电极距离的端部。

作为另一个优选特征，芯片电极包括选自半导体芯片的接地端、电源接线端和信号接线端中的至少一种接线端。