[发明专利]用于顺序脉冲串方式的同步动态随机存取存储器结构

权利要求书

1．一种存储器器件，包括；

一个具有多个被安置成多个单位的存储器单位的存储器阵列，其中，所述单位被分成具有偶数编址存储器单位的第一部分和具有奇数编址存储器单位的第二部分；

耦合到所述存储器阵列的一个列译码器和一个行译码器，用于选择一定数量的所述多个存储器单位；

耦合到所述存储器阵列的一个读出放大器，用于从所述被选择的存储器单位执行读出和写入操作；和

经过多个地址线耦合到所述列译码器的多个地址位，所述地址位的至少一个被分割成两个被分割的位，以经过被分割的地址线用于所述偶数和奇数地址存储器单位，其中，在访问存储器期间，所述被分割的位增加，以用于脉冲串方式中的后续顺序访问。

2．根据权利要求1所述的器件，其中所述地址线中的至少一个是用于脉冲串长度为4的9个位地址的第二最低有效位。

3．根据权利要求1所述的器件，其中将被分割地址位的数量是通过取脉冲串长度值的2次方减1确定的，其中，所述脉冲串长度值等于对所述器件地址的给定脉冲串长度进行访问的存储器单位数量。

4．根据权利要求1所述的器件，其中还包括一个地址线，用于向所述译码器提供一个地址，该地址在所述存储器阵列的给定访问周期内同时选择在所述多个单位的每一个单位中的偶数编址存储器位置和奇数编址存储器位置。

5．根据权利要求1所述的器件，其中所述多个存储器单位是多个DRAM单位。

6．根据权利要求1所述的器件，其中所述存储器阵列被分成两部分，其中的每个部分都包括单独耦合到I/O焊点上的8个单位。

7．根据权利要求1所述的器件，其中还包括一个予取结构。

8．一种用于寻址一个存储器器件的方法，所述存储器器件包括具有被安置成多个单位的多个存储器单位的存储器阵列，其中，每个单位被分成仅包括偶数编址存储器单位的第一部分和仅包括奇数编址存储器单位的第二部分，所述方法包括如下步骤：

提供一个最初起始地址；

选择预定数量的所述起始地址的最低有效位；

通过将所述被选择的最低有效位的预定数量加1产生一个经过修改的地址；

将所述经过修改的地址施加到所述每个单位的第一部分和将所述起始地址施加到所述每个单位的第二部分，以便同时选择所述每个单位中的一个偶数编址存储器位置和一个奇数编址存储器位置，以用于所述存储器阵列的给定访问周期；和

将所述被选择预定数量的最低有效位加1，以用于脉冲串方式下的每个后续访问。

9．根据权利要求8所述的方法，其中所述最低有效位(SB)的被选择预定数量是通过下述公式计算的：

其中，所述脉冲串长度等于对所述电子存储器器件地址的给定脉冲串长度进行访问的存储器单位数量。

10．根据权利要求8所述的方法，其中所述被选择数量的起始地址最低有效位被经过一个被分割的地址线提供给所述单位的所述第一部分和所述第二部分。