[发明专利]带有对用于选择存储单元的辅助字线的控制的半导体存储器件

权利要求书

1．一种半导体存储器件包括：

一个主行译码器，可响应内部地址信号而被激活，用于激活一个主字线；

一个辅助行译码器，可响应内部地址信号而被激活，用于从多个辅助字选择线中选择相应于内部地址信号的辅助字选择线；

辅助字线驱动电路，分别与连接到一个存储单元阵列中的存储单元晶体管的辅助字线和辅助字选择线相连，当一个主字线被激活并且选定一个相应的辅助字选择线时，用于激活一个相应的辅助字线，并且当未选定一个相应的辅助字选择线时，用于将一个相应的辅助字线保持在负电位；以及

一个负电位发生器，用于向所述主行译码器、所述辅助行译码器和所述辅助字线驱动电路提供一个负电位。

2．根据权利要求1的半导体存储器件，还包括被放置在远离所述辅助行译码器的位置上的多个电平变换器，其中，所述辅助字选择线从所述辅助行译码器延伸出，并通过所述电平变换器分别连接到所述辅助字线驱动电路。

3．根据权利要求1的半导体存储器件，其特征在于：当所述主字线处于高电平且所述辅助字选择线处于高电平时，所述辅助字线被选定，并保持在一个作为高电平的电位，当所述主字线处于高电平且所述辅助字选择线处于低电平时，所述辅助字线未被选定，并保持在一个作为低电平的负电位，当所述主字线处于低电平且所述辅助字选择线处于高电平时，所述辅助字线未被选定，并保持在一个作为低电平的负电位，以及当所述主字线处于低电平且所述辅助字选择线处于低电平时，所述辅助字线未被选定，并保持在一个作为低电平的负电位。

4．根据权利要求2的半导体存储器件，其特征在于：当所述主字线处于高电平且所述辅助字选择线处于高电平时，所述辅助字线被选定，并保持在一个作为高电平的电位，当所述主字线处于高电平且所述辅助字选择线处于低电平时，所述辅助字线未被选定，并保持在一个作为低电平的负电位，当所述主字线处于低电平且所述辅助字选择线处于高电平时，所述辅助字线未被选定，并保持在一个作为低电平的负电位，以及当所述主字线处于低电平且所述辅助字选择线处于低电平时，所述辅助字线未被选定，并保持在一个作为低电平的负电位。

5．根据权要求1的半导体存储器件，其特征在于：当所述主字线处于高电平且所述辅助字选择线处于低电平时，所述辅助字线被选定，并保持在一个作为高电平的电位，当所述主字线处于高电平且所述辅助字选择线处于高电平时，所述辅助字线未被选定，并保持在一个作为低电平的负电位，当所述主字线处于低电平且所述辅助字选择线处于高电平时，所述辅助字线未被选定，并保持在一个作为低电平的负电位，以及当所述主字线处于低电平且所述辅助字选择线处于低电平时，所述辅助字线未被选定，并保持在一个作为低电平的负电位。

6．根据权利要求2的半导体存储器件，其特征在于：当所述主字线处于高电平且所述辅助字选择线处于低电平时，所述辅助字线被选定，并保持在一个作为高电平的电位，当所述主字线处于高电平且所述辅助字选择线处于高电平时，所述辅助字线未被选定，并保持在一个作为低电平的负电位，当所述主字线处于低电平且所述辅助字选择线处于高电平时，所述辅助字线未被选定，并保持在一个作为低电平的负电位，以及当所述主字线处于低电平且所述辅助字选择线处于低电平时，所述辅助字线未被选定，并保持在一个作为低电平的负电位。

7．根据权利要求1的半导体存储器件，其特征在于：当所述主字线处于低电平且所述辅助字选择线处于高电平时，所述辅助字线被选定，并保持在一个作为高电平的电位，当所述主字线处于高电平且所述辅助字选择线处于高电平时，所述辅助字线未被选定，并保持在一个作为低电平的负电位，当所述主字线处于高电平且所述辅助字选择线处于低电平时，所述辅助字线未被选定，并保持在一个作为低电平的负电位，以及当所述主字线处于低电平且所述辅助字选择线处于低电平时，所述辅助字线未被选定，并保持在一个作为低电平的负电位。