[发明专利]能用低介电常数非晶氟化碳膜作为层间绝缘材料的半导体器件及其制备方法

说明书

本发明涉及一种半导体器件及其制备方法，该器件具有由非晶氟化碳膜构成的绝缘材料，特别涉及在多层布线结构中具有由非晶氟化碳膜构成的层间绝缘膜的半导体器件及其制备方法。

随着由半导体构成的大规模集成电路(LSI)的集成度的提高，正在硅衬底表面上集成非常小尺寸如0.25μm或以下的分立元件。LSI在分立元件间布线的基础上工作。为了避免分立元件之间的相互连接处布线的交叉而采用的迂回布线使芯片面积上的布线面积增加，且由于增加了的布线距离使信号延迟。为此，为避免布线的交叉和堆叠点，在多层布线技术中通常在布线之间插入绝缘膜。

但是，在其间放置绝缘膜构成的多层布线技术有一个问题，即增加了不同布线层之间或布线层与硅衬底之间的杂散电容。它导致布线中信号延迟，在通过两相邻布线传输含高频分量的信号串线，向上和向下堆积。防止信号延迟和串线的方法是降低布线层间的杂散电容、并增加上下布线之间的距离，换句话说，是增加层间绝缘膜的厚度。但是该方法加深了用于连接硅衬底与布线层或连接上下布线层的接触孔和通孔。更难进行用于形成加深的接触孔和通孔的干法刻蚀。因此，加厚层间绝缘膜不合适。例如，在制造256M的DRAM(动态随机存储器)的半导体集成电路技术中，当接触孔的直径应该为0.25μm或更小时，从干法刻蚀来说，称为高宽比即接触孔的直径和最大深度的比例最好小于5和更低。因此需要降低杂散电容，也要将层间绝缘膜的厚度降低至1μm或更小。另外，有另一问题，由于其非常小的尺寸，和上下布线层之间出现的问题，在同一表面延伸的布线之间的杂散电容增加。将半导体集成电路减小到微小尺寸需要减小布线的厚度和布线之间的微小距离，这样两布线之间的距离将变得等于布线的厚度。布线之间距离的减小造成了同一布线层内布线之间的杂散电容的严重问题。考虑到较高集成度，增加布线之间的距离是不可能的，和上下布线层相比，这时的严重问题是同一层内信号延迟和串线，因此可以加厚其间的层间绝缘膜。

在本说明书中，层间绝缘膜这一术语指所有的绝缘膜，包括上下布线层之间的所说绝缘膜、布线层和硅衬底之间的绝缘膜、置于同一布线层中的布线之间的绝缘膜。

基于这些技术背景，在同一结构的静电电容随电极之间的绝缘材料的相对介电常数成比例变化、信号延迟随绝缘材料相对介电常数的平方根成比例变化、用低介电常数的材料作为层间绝缘膜使布线间杂散电容和信号延迟的降低成为可能的基础上，研制了有小的相对介电常数εr的薄绝缘膜。为此，取代LSI技术常用的绝缘膜如Si₃N₄(相对介电常数εr为7)或SiO₂(相对介电常数εr为3.9)，有3或更低相对介电常数的材料可以解决信号延迟和串线等问题，避免了由于加厚使层间绝缘膜的加工困难的问题。

对于使用低相对介电常数的材料，层间绝缘膜的整体由低相对介电常数构成，或者低相对介电常数用作层间绝缘膜的一部分。例如，使层间绝缘膜有双层构成，其下层由低相对介电常数材料膜构成，而上层由常用绝缘材料如SiO₂构成。该方法的优点是：通过用低相对介电常数材料作为同一层布线间层间电容问题严重的中间部分，能解决杂散电容和串线的问题，而使用例如非常好处理的SiO2等材料作为上层使平面化成为可能。上述说明的上层绝缘膜此后称为平面化绝缘膜。该层叠结构的上下层之间的电容是有低介电常数绝缘膜的电容与平面化绝缘膜电容的串联总和。可以将整个层间绝缘膜的有效相对介电常数调整到所需的值。

日本未审查专利申请如1996-83842、1996-222557、和1996-236517中公开了用实现上述目的所用的非晶氟化碳膜(α-C：F)作为低介电常数材料。非晶氟化碳膜被认为是能解决上述问题的极好低介电常数材料，原因是其相对介电常数根据制备方法和氟含量不同可以降低到约2，该材料具有极好的与LSI工艺的适应性，能承受400℃或更高的耐热温度。

如上所述，尽管非晶氟化碳膜有低的介电常数εr，且认为可以作为层间绝缘膜的材料，但是没有实现非晶氟化碳膜的商业化。这是因为，非晶氟化碳膜含化学活泼的氟，在制备用于连接布线金属、上下层的接触孔和通孔的技术中产生问题。即：非晶氟化碳膜与布线金属接触，在后面的热处理步骤中，不可避免地出现非晶氟化碳膜中所含氟与金属的反应。