[发明专利]半导体存储装置

说明书

本发明涉及半导体存储装置，更详细地说，涉及具有通常方式、扰动测试方式及自刷新方式的动态随机存取存储器(DRAM)。

称为DRAM的半导体存储装置为通过在电容中存储电荷而存储数据，需要在该数据消失前进行刷新。这里，作为数据消失的原因，有起因于存取晶体管的亚阈电流的扰动故障和起因于存储结点的PN结中的泄漏电流的中止故障。因此，在现有的DRAM中，具有进行扰动故障加速试验的扰动测试方式。在扰动测试方式中，将规定的数据写入存储器单元，频繁地重复字线的激活/失效后，检查存储各单元是否维持该规定的数据。

还有，通常在形成了存储器单元等的半导体基板提供负的基板电压，以防止闭锁。如果使基板电压变高(即增大基板电压的绝对值)，扰动故障改善，但中止故障恶化。反之，如果使基板电压变低(即减少基板电压的绝对值)，扰动故障就恶化，但中止故障改善。因此，在扰动测试方式中，为进一步加速扰动故障，将基板电压设定得小一些。

另一方面，还提供了具有在待机时自动进行刷新的自刷新方式的DRAM。为延长该自刷新方式中的刷新周期，减少耗电，在自刷新方式中，将基板电压设定得小一些。这是因为，在待机时不对存储器单元进行存取，中止故障比扰动故障对数据消失有更大的影响。

例如，在特开平8-329674号公报中公开了在自刷新方式中使基板电压变低的基板电压发生电路。基板电压发生电路包括在通常动作时发生高基板电压的第一电压发生电路、判断由该第一电压发生电路发生的基板电压的电压值的第一电压值传感器、在待机时发生低基板电压的第二电压发生电路、判断由该第二电压发生电路发生的基板电压的电压值的第二电压值传感器。

在制造具有上述扰动测试方式和自刷新方式二者的DRAM中，分别设置发生扰动测试方式用的低基板电压的电路和发生自刷新方式用的低基板电压的电路，这样存在要付出增大布局面积的代价的问题。

还有，当这样的DRAM从通常方式进入扰动测试方式或自刷新方式时，使基板电压变低，因而存在着从通常方式转移到扰动测试方式或自刷新方式的转移时间变长的问题。

还有，当这样的DRAM从扰动测试方式或自刷新方式复原到通常方式时，使基板电压变高，因而，与上述相同，存在着从扰动测试方式或自刷新方式转变到通常方式的转移时间变长的问题。

本发明的目的在于提供不需要付出增大面积的代价而将基板电压设定得较小的具有扰动测试方式及自刷新方式的半导体存储装置。

本发明的另一目的在于提供可快速地从通常方式转移到扰动测试方式或自刷新方式的半导体存储装置。

本发明的再一个目的在于提供可快速地从扰动测试方式或自刷新方式回复到通常方式的半导体存储装置。

根据本发明，具有通常方式、扰动测试方式及自刷新方式的半导体存储装置具有存储器单元、基板电压发生电路、第一基板电压检测电路、第二基板电压检测电路和激活电路。存储器单元包括存取晶体管。基板电压发生电路发生供给存取晶体管的基板的基板电压。第一基板电压检测电路检测从基板电压发生电路来的基板电压，在该检测的基板电压的绝对值比第一阈值小时，就使基板电压发生电路激活。第二基板电压检测电路检测从基板电压发生电路来的基板电压，在该检测的基板电压的绝对值比小于第一阈值的第二阈值还小时，就使基板电压发生电路激活。激活电路在通常方式时使第一基板电压检测电路激活，在扰动测试方式和自刷新方式时使第二基板电压检测电路激活。

上述激活电路最好包括测试信号发生电路和控制电路。测试信号发生电路发生测试信号。控制电路控制测试信号发生电路，使得在表示扰动测试方式的扰动测试信号及表示自刷新方式的自刷新信号中有一个被激活时，就使测试信号激活，当扰动测试信号和自刷新信号二者都不激活时，就使测试信号失效。上述第一基板电压检测电路响应激活的测试信号而失效；上述第二基板电压检测电路的响应激活的测试信号而被激活。

上述控制电路最好包括接受扰动测试方式信号及自刷新方式信号的或电路。

上述第二基板检测电路最好包括可调整第二阈值的阈值电路。

上述阈值电路最好包括多个晶体管和开关元件。多个晶体管串联连接。开关元件与多个晶体管中的至少一个并联连接。

上述半导体存储装置最好还包括在进入扰动测试方式和自刷新方式时使基板电压与接地结点连接规定期间的连接电路。

上述半导体存储装置最好还包括在脱离扰动测试方式和自刷新方式时预先使基板电压发生电路激活的预激活电路。