[发明专利]采用带有PICO码的智能桥接器改进中断响应的系统和方法

说明书

技术领域

本发明涉及计算机系统，更具体地说涉及缩短与输入/输出操作有关的中断等待时间的方法和装置。

背景技术

图1所示的常规的计算机系统10包括一个或多个中央处理单元(CPU)12a、12b和12c；主存储器14(例如随机存取存储器即RAM)，处理单元用它来存储程序指令；以及一个或多个输入/输出(I/O)设备16a、16b和16c，例如显示监视器、键盘、指针设备(鼠标)和用于存储计算机操作系统及用户程序的永久性存储设备(如硬盘或软盘)。计算机系统10可以具有许多附加的部件，图中未示出，例如与调制解调器或打印机相连的串行和并行口。本领域的一般技术人员还能理解其它部件也可以与图1的框图表示的部件一同使用，例如显示适配器可以与视频显示监视器一同使用，存储器控制器可以与主存储器14一同使用。此外，处理单元12a、12b和12c每一个都可以包括几部分，如处理器核心(包括各种寄存器和逻辑单元)，一个或多个高速缓冲存储器和总线接口。

在早期的计算机系统中，处理单元通过单一的系统总线18与其它设备联系，但后来的计算机系统提供了I/O总线20，I/O总线20与各个I/O设备16a、16b和16c相连，并且通过总线桥接器22与系统总线相连。I/O总线20可以是任何适用的总线，用于将上述各个I/O设备与其它设备如局域网络(LAN)适配器相互连接起来。举例性的总线标准包括ISA(工业标准体系)总线，EISA(扩展工业标准体系)总线，和PCI(外设互连)总线。为了进行相互联系，还可以为不同的系统设备提供其它装置，例如直接存储器存取(DMA)通道，它们允许设备直接进行相互联系，即旁路处理单元。

在I/O操作期间，各种I/O设备(或控制它们的软件设备驱动器)可以发出“中断”信号，使处理单元暂停当前过程和保存其状态，暂时向特定的例行程序如中断处理程序传送控制命令，处理程序执行特定的一组预定指令，进行中断。由于不正常(不希望)的环境即“故障”，在普通设备的操作期间也会出现中断。处理器还可以从不同的源接收多个中断；在这种情况下，采用一组中断优先级确定首先处理哪个信号。在处理中断信号之后，控制返回曾由处理单元执行的过程。

采用许多措施使得计算机系统能在更高的速度下运行，例如提高高速缓冲存储器的容量和复杂性。然而，由于存在的其它问题，如I/O操作的频率，不可能使速度提得很高。使系统速度降低的I/O操作的两个方面是中断处理延时(等待时间)和I/O总线相对低速的操作。例如，即使PCI总线的运行频率是33兆赫，平均“写”操作用大约180纳秒，这等于在200兆赫的处理器上的34条指令。对一排总线结构和分布I/O设备而言，这一比例增大。此外，由于更快的通信线速度和更快的设备，新的适配器卡对系统需要更短的中断等待时间。因此，在一排总线结构中问题就更严重了。

为了解决与I/O操作有关的等待时间问题，一些计算机系统为了处理主处理单元以外的中断，增加了特殊的硬件。例如，IBM公司的AS/400型计算机系统采用了I/O处理器(IOP)，使中断处理更接近I/O设备。在美国专利No.5,548,730中揭示了一种类似的设计，它采用了包括一个完整的微处理器及其支持功能(存储器控制，总线控制)的智能桥接器。它需要非易失性和易失性存储器引导处理器和运行功能码，因此价格比较昂贵。

另一种设计见美国专利No.5,555,430，其中对称多处理(SMP)系统将中断引至直接与处理单元和I/O设备接口的中央中断控制单元。由于该方法仅允许系统将中断引至运行最低优先级任务的处理器，所以没有完全体现中断等待时间。再看美国专利No.5,495,615、美国专利No.5,530,891和美国专利No.5,555,420。所有这些专利都是涉及中断智能处理的，但是没有提供相应的服务。

在美国专利No.5,473,763中揭示了另一种以改进方式处理中断的设计。这是最接近本发明的现有技术，根据该方法，中断矢量直接装入地址寄存器，以便最大限度地减小对中断处理的操作。地址寄存器装入作为主处理器的“流水线信号处理器”中。利用上述方法，这种数据存储处理器还是比较昂贵的。由于不能适合多总线系统，所以将处理器作为主CPU一部分受到更多的限制，仍存在I/O等待时间的问题。

总的来说，上述所有的解决方案不仅使得成本和复杂性增加，而且还增加了服务的响应时间，这是因为需要具有两个处理器转换。因此，需要提供减少与服务中断有关的处理器工作负荷的方法，以便缩短中断服务等待时间，并且比完全I/O处理器设计的成本要低。