[发明专利]采用带有PICO码的智能桥接器改进中断响应的系统和方法无效
| 申请号: | 98105509.5 | 申请日: | 1998-03-06 |
| 公开(公告)号: | CN1099080C | 公开(公告)日: | 2003-01-15 |
| 发明(设计)人: | B·L·布雷希 | 申请(专利权)人: | 国际商业机器公司 |
| 主分类号: | G06F13/24 | 分类号: | G06F13/24 |
| 代理公司: | 中国专利代理(香港)有限公司 | 代理人: | 陈景峻,傅康 |
| 地址: | 美国*** | 国省代码: | 暂无信息 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 采用 带有 pico 智能 桥接器 改进 中断 响应 系统 方法 | ||
1.一种处理计算机系统中的中断请求的方法,该计算机系统具有一个或多个与系统总线相连的处理单元,和一个或多个与I/O总线相连的I/O设备,总线桥接器将系统与I/O总线互连,所述方法包括以下步骤:
提供具有用于处理一个或多个中断请求的皮可(pico)码指令的存储设备,该存储设备与总线桥接器相连;
用总线桥接器检测中断请求,其中该中断请求可能属于没有被所述皮可(pico)码指令覆盖的类别;
判断该中断请求是会属于由该皮可(pico)码指令复盖的类别中,并且,如果不是,将该中断请求传送给一个处理单元来处理;以及
用皮可(pico)码指令处理中断请求。
2.根据权利要求1的方法,其特征在于所述计算机系统还包括与该总线桥接器相连的定序器,并且所述方法进一步包括调度皮可(pico)码指令,以便在定序器中使用中断控制逻辑执行的步骤。
3.一种计算机系统包括:
至少一个处理单元;
与所述处理单元相连的存储器设备;
提供中断源的多个I/O设备;以及
将所述I/O设备与所述处理单元互连的装置,所述互连装置包括用于存储多个皮可(pico)码指令序列的装置,每个序列适于处理来自所述中断源的多个中断请求的不同的一个,并且所述互连装置进一步包括用于截取向所述处理单元传输的中断请求和使用所述皮可(pico)码指令序列处理所述中断请求的装置。
4.根据权利要求3的计算机系统,其特征在于:
所述处理单元采用第一总线与所述存储器设备相连;以及
所述互连装置包括与所述I/O设备相连的第二总线,和将所述第一总线与所述第二总线相连的总线桥接器。
5.根据权利要求4的计算机系统,其特征在于所述存储装置包括一个存储阵列,并且所述总线桥接器与所述存储阵列相连。
6.根据权利要求4的计算机系统,其特征在于所述I/O设备构成第一组I/O设备,所述总线桥接器包括仅处理来自所述第一组I/O设备的中断的所述中断处理装置,该计算机系统进一步包括:
第二组I/O设备;
与所述第二组I/O设备相连的第三总线;以及
将所述第一总线与所述第三总线相连的另一总线桥接器,所述另一总线桥接器包括用于存储多个皮可(pico)码指令序列的附加装置,每个序列适于处理来自所述中断源的多个中断请求的不同的一个,并且所述另一总线桥接器进一步包括用于截取从所述第二组I/O设备向所述处理单元传输的中断请求和使用所述附加存储装置中的所述皮可(pico)码指令序列处理来自所述第二组I/O设备的所述中断请求的附加装置。
7.根据权利要求5的计算机系统,其特征在于所述互连装置包括执行所述皮可(pico)码指令序列的定序器。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于国际商业机器公司,未经国际商业机器公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/98105509.5/1.html,转载请声明来源钻瓜专利网。





