[发明专利]有输入/输出掩码功能且不破坏数据位的半导体存储器件

说明书

本发明涉及一种半导体存储器件，特别是涉及到一种具有输入／输出掩码功能的半导体同步存储器件。

附图中的图1示出了一种典型的半导体同步动态随机存取存储器件。在先技术中半导体同步动态随机存取存储器件包含一个存储单元阵列1，一个读出放大器单元2，一个选择器3，一个写控制电路4和一个预充电电路5。存储单元阵列1包含多个存储单元1a，……，1n，并且每个存储单元1a至1n均由一个存储电容1c和一个n沟道增强型场效应晶体管1d串联组成。存储单元1a至1n被选择连接到位线对BL1／BL1B到BLn／BLnB。字线WL被选择连接到n沟道增强型场效应晶体管1d的栅极，一个作用在被选择的字线上的驱动信号φWL令相关的n沟道增强型场效应晶体管1d导通。

读出放大器单元2包括多个差动放大器2a至2n，并且差动放大器2a至2n分别与位线对BL1／BL1B至BLn／BLnB相连。即，每个差动放大器2a／2n中包含：一个p沟道增强型场效应晶体管Qp1和一个n沟道增强型场效应晶体管Qn1，它们串联在一个高电压线2b和一个低电压线2c之间，另一个p沟道增强型场效应晶体管Qp2和另一个n沟道增强型场效应晶体管Qn2，它们也串联在高电压线2b和低电压线2c之间。第一个串联结构中的共同漏极结点N1与位线BL1／BLn相连，并且进一步与p沟道增强型场效应晶体管Qp2的栅极和n沟道增强型场效应晶体管Qn2的栅极相加连。另一方面，另一个串联结构中的共同漏极结点N2与位线BL1B／BLnB相连，并且进一步与p沟道增强型场效应晶体管Qp1的栅极和n沟道增强型场效应晶体管Qn1的栅极相连。当差动放大器2a／2n被高电压信号φSP和低电压信号φSN供电时，该差动放大器提高了共同源极结点N1和N2的电势差，因而提高了位线BL1／BLn和BL1B／BLnB之间的电势差。

选择器3被连接在位线对BL1／BL1B至BLn／BLnB和一对数据总线IOBT／IOBN之间。选择器3包含成对的n沟道增强型场效应晶体管Qn11／Qn12至Qnn1／Qnn2。这些成对的n沟道增强型场效应晶体管Qn11／Qn12至Qnn1／Qnn2被连接在位线对BL1／BL1B至BLn／BLnB和数据线对IOBT／IOBN之间，选择信号φ1至φn被分别提供给n沟道增强型场效应晶体管对Qn11／Qn12至Qnn1／Qnn2。尽管在图1中未示出，在一个标准的读出操作中，实际上有一个控制器有选择地将选择信号φ1至φn变化至激活高电平，则相关的位线对就通过n沟道增强型场效应晶体管对Qn11／Qn12…或Qnn1／Qnn2与数据总线IOBT／IOBN相连通。在输入／输出掩码功能下，控制器同时改变选择信号φ1至φn至激活高电平，因而能够同时将位线对BL1／BL1B至BLn／BLnB连通到数据线对IOBT／IOBN，以下将会详细说明。

写控制电路4包括一对时钟倒相器4a／4b，以及连接到时钟倒相器4b和倒相器4c，并且时钟倒相器4a和倒相器4c分别连接到数据总线IOBT／IOBN。一个数据信号φD被提供给时钟倒相器4a／4b的输入结点，并且一个定时信号φW被提供给时钟倒相器4a／4b的时钟结点。时钟倒相器4a／4b与时钟信号φW同步产生互补数据信号，而倒相器4c恢复该数据信号。因此，写控制电路4依照数据信号φD的逻辑电平互补地驱动数据总线IOBT／IOBN。

预充电电路5包含一对p沟道增强型场效应晶体管Qp3／Qp4，并且p沟道增强型场效应晶体管Qp3／Qp4连接在一个高电压线V_p和数据总线IOBT／IOBN之间。一个预充电控制信号φp被提供给p沟道增强型场效应晶体管Qp3／Qp4的栅极，当预充电控制信号φp出现为激活低电平时，p沟道增强型场效应晶体管Qp3／Qp4将数据总线IOBT／IOBN充电至预充电电平V_p。

在先技术中的半导体同步动态随机存取存储器件有一种块写模式，在块写模式中，一个写入数据位从数据总线IOBT／IOBN被提供给位线对BL1／BL1B至BLn／BLnB。该块写操作需要如下所述的输入／输出掩码功能。

图2示出了在块写模式下的输入／输出掩码功能。在图2中，“V_dd”和“GND”分别表示电源电压和地，“BLn／BLnB”，“2n”和“Qnn1／Qnn2”假设分别代表多个位线对，多个差动放大器和多个n沟道增强型场效应晶体管对。