[发明专利]有输入/输出掩码功能且不破坏数据位的半导体存储器件

权利要求书

1．一种半导体存储器件，包括：

多个存储单元(1a至1n)，用来存储数据位；

多个位线对(BL1／BL1B至BLn／BLnB)，有选择地连接到所述多个存储单元中，用来从所述多个存储单元传导代表数据位的电势差信号；

多个差动放大器(2a至2n)，连接在一个第一电源电压线(2b)和一个与所述第一电源电压线电位不同的第二电源电压线(2c)之间，激活后用来提高所述多个位线对上的所述电势差的幅值；

一个数据线对(IOBT／IOBN)；

一个选择器(13)，它连接在所述多个位线对和所述数据线对之间，用于在掩码功能中依照选择信号(φ1至φn)，将所述多个位线对同时连接到所述数据线对上；和

一个预充电电路(15)，它连接到所述数据线对上，用来向数据线对充电，其特征是在所述预充电电路中包括：

第一充电晶体管(Qp21／Qp22)，它连接在一个第三电源电压线与所述数据线对的数据线之间，依照预充电控制信号(φP)形成一种导电类型(P)的第一导通通道，用来将所述数据线充电至所述第三电源电压线的电源电压；和

第二充电晶体管(Qn21／Qn22)，它连接在所述第三电源电压线和所述数据线之间，依照所述预充电信号的互补信号(φPB)，形成相反导电类型(N)的第二导通通道，将所述数据线充电至一个特定电平(Vdd-Vthn)，该电平低于所述第三电源电压，是所述第三电源电压减去所述第二充电晶体管的阈值。

2．如权利要求1所述的半导体存储器件，其特征是：每个所述的第二充电晶体管(Qn21／Qn22)与每个所述的第一充电晶体管(Qp21／Qp22)相比，在电流驱动容量上较大，因而在所述掩码功能中，所述数据线被有选择地衰减至所述特定电平。

3．如权利要求1所述的半导体存储器件，其特征是：所述多个差动放大器(2a至2n)具有，第一放电晶体管(Qn1)，它们被分别连接到所述多个位线对中的第一位线(BL1至BLn)；和第二放电晶体管(Qn2)，它们分别被连接到所述多个位线对中的第二位线(BL1B至BLnB)，并且每个所述的第二放电晶体管在电流驱动容量上等于或大于所选中的所述第一放电晶体管，或者所选中的从相连的第一位线或相连的第二位线上同时放电的第二放电晶体管。

4．如权利要求1所述的半导体存储器件，其特征是：所述第一充电晶体管(Qp21／Qp22)是p沟道增强型场效应晶体管，并且所述第二充电晶体管(Qn21／Qn22)是n沟道增强型场效应晶体管。

5．如权利要求1所述的半导体存储器件，其特征是：每个所述的存储单元由一个开关晶体管(1d)和一个存储电容(1c)串联组成。

6．如权利要求1所述的半导体存储器件，其特征是：还包含一个选择器(13)，它连接在所述多个位线对和所述数据线对之间，依照选择信号(φ1至φn)，在一次标准读出操作中，有选择地将所述多个位线对连接到所述数据线对上，并且所述选择信号允许所述选择器在掩码功能中同时将所述多个位线对连接到所述数据线对上。