[发明专利]混合模拟-数字集成电路及其制作方法

说明书

本发明涉及到具有构造在相同基片上的一个模拟电路和一个数字电路的半导体集成电路，以及用于制作该电路的过程。

在诸如通讯的各种电子电路应用中，具有构造在相同基片上由一个模拟电路和一个数字电路构成的混合模拟—数字集成电路正在使用。一种常规的混合模拟—数字集成电路如图11所显示。N-型MOS场效应晶体管41和P-型MOS场效应晶体管31形成在一个P-型半导体基片20上，并且它们由局部的氧化膜12彼此之间绝缘。这些MOS场效应晶体管被分为模拟电路模块01和数字电路模块03。在这种情况下，所有N-型MOS场效应晶体管41的基片布线端(基片接触点22)通过P-型半导体基片20是相通的，无论它们是模拟电路元件还是数字电路元件。另一方面，所有N-型MOS场效应晶体管31的基片布线端(N-凹槽布线端23)由PN结与P-型半导体基片20绝缘。

图12显示一个构造在一个P-型半导体基片上的混合模拟—数字集成电路的等效电路。所有MOS场效应晶体管都连接到P-型半导体基片20，或者直接地连接或者经过PN节电容24。因此，这个集成电路存在一个问题，由于在数字电路模块03中数字噪声的产生可能对作为P-型基片20和PN结电容24的模拟电路模块01的MOS场效应晶体管的工作有影响。

而且，不同的电源电压用在模拟电路模块和数字电路模块中，这个集成电路还有一个问题，即这共用的基片趋向引起自锁现象。

在构造于一个SOI(绝缘体外延硅)基片上的集成电路中，所有元件131和元件141的基片布线端都由如图13所示的绝缘膜10绝缘，所以这儿不存在数字噪声和自锁干扰的危险。然而，因为基片布线端不能引到外面，所以不可能稳定基片的电压。这是一个缺点，例如，因为基片悬浮效应(即，纽结效应)可能产生。再者，为了使如构造在SOI基片上的常规集成电路那样的元件彼此绝缘，所以存在于相邻元件之间的半导体层部分必须蚀刻掉。这就使减小元件之间的距离不可能以及对高集成度元件的完成构成一个障碍。

因此，日本专利公开No.46142/‘96尝试用一个SOI基片使集成电路的内电路与它的输入保护电路绝缘并且因此而增强了集成电路的可靠性。然而，因为集成电路内的元件彼此是绝缘的，这个集成电路有一个问题，因为基片悬浮效应(即，纽结效应)可能产生并且难以取得高的元件集成度，同常规构造在SOI基片上的集成电路一样。

还有，在日本专利公开No.204130/‘96中，一个高电压工作模块和一个低电压工作模块是通过采用一个SOI基片彼此绝缘。这就可能防止由于采用多电源电压的干扰。然而，当一个模拟电路和数字电路两者出现在同一模块中时，数字电路模块中数字噪声的现象可能在不可避免的模拟电路元件的工作上产生影响。

本发明的目的是为了提供一个具有模拟电路和数字电路两者构造在同一基片上的，并且还由于采用多电源电压使模拟电路不受任何数字噪声的影响，即使当使用多电源电压时也没有问题的混合模拟—数字集成电路。本发明的另一个目的是提供一种用于制作一个即没有实际增加制作过程也没有实际减少元件集成密度的混合模拟—数字集成电路的制作过程。

本发明的第一个方面涉及到一个采用具有有源半导体层在基片绝缘层之上的SOI基片的混合模拟—数集成电路，在此一个模拟电路模块和一个数字电路模块构造在该有源半导体层内，以及一个用于隔开有源半导体层并到达基片绝缘层的模块间绝缘膜形成在两个模块之间。

本发明的第二个方面是这样的，在上述第一个方面中，一个模拟电路模块包括一些具有不同电源电压的模拟电路模块，并且这样具有不同电源电压的模拟电路模块还是用模块间绝缘膜彼此绝缘。

本发明的第三个方面是这样的，在上述第一个方面中，一个数字电路模块包括一个易于产生数字噪声的数字电路模块和另外的数字电路模块，并且这些模块还是用模块间绝缘膜彼此绝缘。

本发明的第四个方面是这样的，在上述第一个方面中，一个数字电路模块包括一个敏感数字噪声的数字电路模块和另外的数字电路模块，并且这些模块还是用模块间绝缘膜彼此绝缘。

本发明的第五个方面是这样的，在上述第一个方面到第四个方面的任何一个中，P-型MOS场效应晶体管组和N-型MOS场效应晶体管组是用模块间绝缘膜彼此绝缘的。

本发明的第六个方面是这样的，在上述第一个方面到第四个方面的任何一个中，每组都具有一个公共基片布线端的两个或更多元件组是用模块间绝缘膜彼此绝缘。