[发明专利]在关状态无漏电流的半导体器件及其制造方法

说明书

本发明涉及在半导体衬底上有多个元件和隔离这些元件的隔离区的半导体器件，特别涉及通过在半导体衬底上形成沟槽、并用绝缘膜掩埋沟槽来限定元件隔离区的半导体器件及其制造方法。

关于隔离形成在半导体衬底上的半导体器件的元件的方法，已经使用了通过在半导体衬底上形成沟槽、并用绝缘膜掩埋沟槽(此后称为沟槽隔离)来进行元件隔离的方法。该沟槽隔离对于精细高集成半导体器件的元件之间的隔离非常有用。因为高精度形成在半导体衬底上的沟槽决定相应尺寸。

但是，通过在制造工艺中进行加热，在栅极下部半导体衬底元件区端部的杂质扩散到元件隔离区的氧化硅膜。结果杂质浓度变低，所以由于低于基本阈值电压的栅电压在其上形成寄生沟道。因此，不可避免地出现OFF状态漏电流的增加。

为了解决这一问题，在未审查日本专利公报92549/1984等中提出了一种常规半导体器件及其制造方法。在该方法中，正如下面将要详细说明的，在与元件隔离区的绝缘膜接触的半导体衬底部分掺入与衬底相同导电类型的杂质，使浓度增大。由此防止寄生沟道的形成。

但是在上述参考文件中说明的制造半导体器件的常规方法中，会导致两个问题，下面将详细说明。即，常规方法的制造步骤增加。而且需要大量的努力来优化元件区端部杂质的离子注入剂量和能量，每次制造元件的方法都在变化。

因此，本发明的一个目的是提供有上述沟槽隔离结构的半导体器件及其制造方法，其中，通过在不增加制造步骤、和在元件设计改变时不需大量努力来优化条件的情况下，防止在栅极下的元件区端部形成寄生沟道来降低OFF状态的漏电流。

随着说明的继续进行将更加明白本发明的其它目的。

根据本发明的一个方案，提供的半导体器件包括：半导体元件区；隔离所说半导体元件区的元件隔离区；置于所说半导体元件区与所说元件隔离区之间边界的含氮氧化硅膜。

半导体元件区和所说元件隔离区可以置于半导体衬底上，所说半导体衬底为硅衬底。

元件隔离区可以主要由氧化硅组成。

所说含氮氧化硅膜中氮的浓度按氮与氧的比算可以不大于五分之一。

所说半导体元件可以包括金属氧化物半导体型场效应晶体管。

根据本发明的另一方案，提供的制备半导体器件的方法包括以下步骤：形成所说半导体元件区；形成所说元件隔离区；在所说半导体器件区与所说元件隔离区之间的边界形成所说含氮氧化硅膜；所说形成元件隔离区的步骤还包括：腐蚀所说述半导体衬底以形成沟槽；用绝缘膜掩埋所说沟槽。

根据本发明的再一方案，提供的制备半导体器件的方法包括以下步骤：在半导体衬底上形成半导体元件区；在所说半导体衬底上形成元件隔离区以隔离所说半导体元件区；在所说半导体元件区与所说元件隔离区之间的边界形成含氮氧化硅膜；在形成所说半导体元件区的所说半导体衬底的部分表面上形成掩模材料；使用所说掩模材料腐蚀所说半导体衬底以形成限定所说元件隔离区的沟槽；在所说沟槽中形成所说含氮氧化硅膜；用绝缘膜掩埋所说沟槽。

形成含氮氧化硅膜的步骤可以是在含氮化物气氛中的加热步骤。氮化物可以是N₂O、HH₃或NO。

在含氮化物的气氛中加热的步骤可以在700℃到1200℃间的加热温度下进行，也包括这两个温度。

在所说形成含氮氧化硅膜的步骤，含氮氧化硅膜可以形成为3nm到15nm厚，包括这两个厚度。

形成含氮氧化硅膜的步骤还可以包括以下步骤：形成氧化硅膜；然后在包括氮化物的气氛加热。

氮化物可以是N₂O、HH₃或NO。

在含氮化物的气氛中加热的步骤可以在400℃到1200℃间的加热温度下进行，也包括这两个温度。

在所说形成含氮氧化硅膜的步骤，含氮氧化硅膜可以形成为3nm到15nm厚，包括这两个厚度。

形成含氮氧化硅膜的步骤还可以包括以下步骤：形成氧化硅膜；然后向所说氧化硅膜中注入氮离子。

在所说形成含氮氧化硅膜的步骤，含氮氧化硅膜可以形成为3nm到15nm厚，包括这两个厚度。

形成含氮氧化硅膜的步骤还可以包括以下步骤：形成氧化硅膜；然后向所说氧化硅膜中注入氮化物离子。

在所说形成含氮氧化硅膜的步骤，含氮氧化硅膜可以形成为3nm到15nm厚，包括这两个厚度。

形成氧化硅膜的步骤可以是热氧化工艺、或CVD工艺。

图1是常规半导体器件的部分平面示意图；

图2是半导体器件沿图1中线A-A的垂直剖面示意图；