[发明专利]具有邻近驱动晶体管源极小区域的静态随机存取存储器

说明书

本发明涉及到一个半导体存储器器件，尤其是涉及到一个静态随机存取存储器(SRAM)单元。

一个已有技术的SRAM单元是由一个用交叉耦合的第一和第二反向器以及连接到触发器的第一和第二节点的转移晶体管形成的触发器构成。这就是，第一反向器是由一个位于高电源电压线与第一节点之间的第一电阻元件和一个位于第一节点与地线之间的第一驱动MOS晶体管形成。类似地，第二反向器是由一个位于高电源电压线与第二节点之间的第二电阻元件和一个位于第二节点与地线之间的第二驱动MOS晶体管形成。

还有，第一节点是直接地连到第二晶体管的栅极，以致使第二晶体管直接地由第一节点的电压驱动。类似地，第二节点是直接地连到第一晶体管的栅极，以致使第一驱动晶体管直接地由第二节点的电压驱动。

在这个SRAM单元中，转移晶体管的阈值电压越低，实际的写电压越高。另一方面，驱动晶体管的阈值电压越高，触发器抗噪声的抑制特性就越高。为了满足这种需要，驱动晶体管的半导体基片凹槽的杂质浓度比转移晶体管的基片(凹槽)的杂质浓度高。

驱动晶体管的阈值电压比转移晶体管的阈值电压高。

此外，为了避免在写方式期间数据的毁坏，驱动晶体管的栅极宽度在驱动晶体管的栅极长度减少时而增加。

然而，在上述已有技术的SRAM单元中，因为驱动晶体管的阈值电压被设置在很大地取决于栅极长度的阈值电压的范围内，所以驱动晶体管Q_d1和Q_d2的设置阈值电压很大地波动。这将在后面进行详细地描述。

注意，为了抑制驱动晶体管的阈值电压的波动，该阈值电压能够被设置一个较大的值；然而，在这种情况下，转移晶体管的栅极长度必须加大，这不减少集成度。

本发明的目的是抑制一个SRAM单元中驱动晶体管的阈值电压的波动而不减少集成度。

根据本发明，在包括两个交叉耦合驱动MOS晶体管和两个连接到驱动MOS晶体管的转移MOS晶体管的静态随机存储器单元中，一组驱动MOS晶体管和转移MOS晶体管的栅极形成在一个半导体基片上，以及一组晶体管的源极/漏极杂质扩散区域形成在该半导体基片内。一组与半导体基片相同导电型的小区域形成在该半导体基片内。每个小区域邻近驱动晶体管之一的源极和在栅极下面。该小区域的杂质浓度比半导体基片的杂质浓度高。

因此，驱动晶体管的短路通道影响被小区域抑制。

比较已有的技术，参照附图，从下面的描述将更清楚地了解本发明，其中：

图1是一个描述已有技术的SRAM单元的等效电路电路图；

图2是显示图1电路的SRAM单元的平面视图；

图3A，3B和3C是描述制造图2的SRAM单元的一种方法的横截面视图；

图4是显示图2晶体管的阈值电压特性图；

图5A，5B和5C是根据本发明描述制造SRAM单元的方法的第一实施例的横截面视图；

图6A，6B和6C是根据本发明描述制造SRAM单元的方法的第二实施例的横截面视图；

图7A，7B和7C是根据本发明描述制造SRAM单元的方法的第三实施例的横截面视图；

图8是根据本发明显示晶体管阈值电压特性图；及

图9A和9B是显示本发明要申请的SRAM单元的等效电路图。

在较佳实施例的描述之前，参照图1，2，3A，3B，3C和4将描述一种已有技术的SRAM单元。

在图1中，显示的是一个SRAM单元的等效电路图，一个SRAM单元安排在字线WL1及WL2和补偿位线BL及BL的每个交点之间。这个单元由两个交叉耦合形成的触发器和接在触发器和位线BL及BL的节点N₁和N₂之间转移N一沟道MOS晶体管Q_t1和Q_t2构成。

转移晶体管Q_t1和Q_t2是由字线WL1及WL2电压控制。注意字线WL1的电压与字线WL2的电压是相同的。