[发明专利]一种等离子体蚀刻装置及其方法

说明书

本发明涉及等离子体蚀刻装置及其方法。

在等离子蚀刻装置中，用等离子体激发一种特定的物质以产生高度激活的原子团的反应气及离子，并且将原子团及离子发射到要被处理的物体上，例如半导体器件上，从而蚀刻该物体。

在此情况下，通常使用大约13.56MHz的高频电磁波或2.45GHz的微波作等离子体激发。尤其是在普遍使用的这样一种装置中，高频电源与设置在刻蚀室中的平行板型电极相连，并将晶片衬底上要进行蚀刻的材料装在平行板电极上并进行干法刻蚀。下面将根据图1对此传统装置进行描述。

图1为在常规等离子体蚀刻装置中的刻蚀室的截面图。在刻蚀室101中设置有平行板电极之一的阴极电极102并用以装载刻蚀物体或晶片衬底103。阳极电极104与阴极电极102相对设置从而在刻蚀室101中形成平行板的电极结构。气体入口105用于引进卤族气体并有一排气孔106设在室101内。阳极电极104与反应室壁107相连并接到地电位。通过匹配部件109提供的高频电源108以产生激发卤族气体等离子体的高频电磁波。匹配部件109装模在引出电极111上并通过绝缘件110与反应室的腔壁107绝缘。通过引出电极111发射的高频电磁波在阴极电极102与阳极电极104之间激发卤族气体的等离子体。这一等离子体激发的反应气体对晶片衬底103上要被蚀刻的材料进行干法刻蚀。

当使用上述等离子体能刻蚀装置进行干刻蚀时，本发明人发现了存在的问题，下面将参照图2、3A-B及4A-B对其进行说明，图中每一个都示出了晶片衬底上要处理的物质的截面图。

参阅图2，在硅衬底201的表面上形成栅绝缘膜202，并在栅绝缘膜202上形成含有磷或其它杂质的多晶硅膜203。在多晶硅膜203上形成金属的硅化物膜204，并在金属硅化物膜204的特定区域上形成作为蚀刻掩膜的光刻胶掩膜205。

当干刻蚀此物体时使用了两步蚀刻。尤其是在第一步蚀刻中，使用作蚀刻掩蔽的光刻胶掩膜干刻蚀金属硅化物膜204。例如，用Cl₂、SF₆或其它气体作反应(蚀刻)气体。接着，在第二步蚀刻中，在同一蚀刻装置中，用包含氯气和HBr的混合气体干刻蚀多晶硅膜203。

然而在此方法中，当半导体器件要具有精细的结构以及要求进行高密度精密加工时，在第一步蚀刻中增加了微负荷效应。微负荷效应就是在低压和精细区域(微区)的条件下，由于离子自身的一散射使得垂直到达半导体晶片的离子减少所引起的降低蚀刻速度。也由于相对于更小的(更精细)尺寸来说金属硅化物层侧边蚀刻所占的百分比更大，因而蚀刻掩蔽对面积的依赖就增大了。因此，要获得0.25μm左右稳定而精确的蚀刻工艺就变得更加困难。

例如，当将SF₆用于第一步蚀刻中时，栅电极和栅绝缘膜的蚀刻选择比变小，使栅绝缘膜和硅基片也被蚀刻。

同样，当将Cl₂气用在第一步蚀刻中时，就产生如下缺点。尤其是如图3A-B所示，当在多晶硅膜203上形成金属硅化物层204a时，将会形成如图3A中所示的侧边蚀刻206或如图3b中所示的凹口207。此侧边蚀刻206是为解决微负荷效应或蚀刻掩蔽对面积的依赖性所进行的过度蚀刻而产生的。同样，当高频功率提高时，也会产生所述的凹口207。

为了解决上述问题，通过包含氯气和氧气的混合气体的等离子体激发对金属硅化物膜204进行干刻蚀。然后，在随后第二步蚀刻中，对多晶硅膜203进行干刻蚀。

然而，这种情况需要在低气压及高等离子体密度下蚀刻。在这种条件下，正如图4A-B中所示，通过用作蚀刻掩蔽的光刻胶掩膜205的干刻蚀形成金属硅化物层204a，并通过使用这些层作蚀刻掩蔽进行干刻蚀形成多晶硅层203a。

在此情况下，在多晶硅层203a上将会产生如图4A中所示的侧边蚀刻208和如图4B中所示的凹口209。前者是由于等离子体密度上升而等离子体的原子团成份也上升所产生的。后者同样也由于等离子体密度上升使半导体体内积聚的电荷上升从而使离子受累积电荷的影响而转向所产生的。

另一方面，在日本专利申请公报No.平7-106097、平3-153028及昭58-12347中公开了其它的等离子体蚀刻装置。图5中示出了此类装置。