[发明专利]输入/输出电压检测型衬底电压发生电路

说明书

技术领域

本发明涉及一种输入/输出电压检测型衬底电压发生电路，具体说来，涉及一种改进的输入/输出电压检测型衬底电压发生电路，其通过对数据输入/输出端的输入电位进行检测而改变衬底电压发生电路的驱动能力，能够有效地防止衬底电位提高。

背景技术

图1表示常规衬底电压发生电路的方框图。如图所示，常规的衬底电压发生电路包括：一检测衬底40电压用的衬底电压传感器10；一受衬底电压传感器10和外部的行址选通(RASB)信号驱动的振荡器20，以及用来根据振荡器20的输出激励电荷并将该电荷供给衬底40的电荷泵30。

图2表示该常规衬底电压发生电路的电路原理图。如图所示，衬底电压传感器10包括：串联在电源电压VCC和衬底电压VBB之间的PMOS晶体管11和NMOS晶体管12和13；以及将来自PMOS晶体管11和NMOS晶体管12的漏极之间共联节点“a”的输出倒相用的反相器14。PMOS晶体管11的源极和衬底区共联，如同NMOS晶体管13的栅极和漏极一样。

PMOS晶体管11和NMOS晶体管12的栅极与接地电压VSS共联。

振荡器20包括：“与非”门21，用来对外加的RASB信号和来自衬底电压传感器10中反相器14的输出进行与非运算；彼此级联的“与非”门22，23和24，其中每一“与非”门均接收“与非”门21的输出；以及串联在一起的反相器25和26，依次用于将来自“与非”门24而且又被反馈进入“与非”门22另一输入端的输出倒相。

电荷泵30则包括：PMOS晶体管激励电容器31，其本体与VCC相联，其源极和漏极在节点“b”处与振荡器20中反相器26的输出共联，以便根据来自振荡器20的反相器26的时钟信号激励VCC或-VCC；NMOS晶体管32，用于将来自PMOS晶体管激励电容器31栅极的输出放电至VSS节点，且被配置成象二极管一样工作；以及NMOS晶体管33，用来将被激励的电荷发送给衬底电压VBB节点。

现在将参照附图解释该衬底电压发生电路的工作。

首先，衬底电压传感器10中输出节点“a”处的电位，根据衬底电压VBB的变化被确定如下。

也就是说，当VSS＞VBB+2Vtn(其中VBB表示衬底电压，而且Vtn表示NMOS晶体管的阈值电压)时，NMOS晶体管12和1 3被导通，因而通过一电流I1，从而使输出节点“a”处的电位下降到反相器14的逻辑阈值点，而且反相器14的输出变成高电平。

当VSS＜VBB+2Vtn时，输出节点“a”处的电位被提升到VCC，而且反相器14的输出变成低电平。

如图3C所示当衬底的电压为0伏时，输出节点“a”处的电位被提升到VCC，如图3B所示，而且反相器14的输出变成低电平。

因此，当低电平的RASB信号从外部输入时，或者当衬底电压VBB提高即由衬底电压传感器10输出一低电平信号时，振荡器20工作。所以，振荡器20将输出一具有预定周期的脉冲信号“b”，如图3A所示。

电荷泵30则根据来自振荡器20中节点“b”的时钟信号激励电荷，并将如此被激励的电荷输出给衬底电压VBB节点，从而使提高的衬底电压VBB下降。

即，当电平为VCC的时钟信号由节点“b”输入时，电荷泵30中的激励电容器3 1便将节点“C”处的电位激励到电平VCC。与此同时，由于NMOS晶体管32的漏极和栅极是互联的，故此NMOS晶体管32根据被激励的电压VCC被接通。

因此，在节点“c”处被激励到VCC的电位将被放电到VSS节点，直到其电位到达NMOS晶体管32的阈值电压Vt1为止。

当来自振荡器20中节点“b”的时钟信号为低电平时，激励电容器3 1将节点“c”处的电位激励到—VCC。首先，节点“c”处的电位由于NMOS晶体管32上的阈值电压Vt1而下降到—Vcc+Vt1，并在NMOS晶体管33上提高到阈值电压Vt2，因而变成—Vt2。与此同时，衬底电压VBB为0伏。

电荷泵30根据来自振荡器20的时钟信号重复进行激励操作。当节点“c”的电位变成—Vcc+Vt1+Vt2时，便获得VSS＞VBB+Vt1+Vt2，而且NMOS晶体管12和13被接通。振荡器20不受来自衬底电压传感器10的高电平信号控制，而且此激励操作便停止。图4表示常规的数据输入/输出端子。