[发明专利]同步DMA传输协议

权利要求书

1.在一个包括一个通过总线与至少一个外围驱动设备相连的主机的计算机系统中，总线用于响应主设备的读和写指令通过一系列同步DMA短脉冲串传输在外围驱动设备和主设备之间传送数据，总线具有相关控制信号传输选通频率，一种用于对读指令进行同步DMA短脉冲串传输的方法包括以下步骤：

(a)外围驱动设备发出一个DMA请求信号来初始化同步DMA短脉冲串传输；

(b)当主设备准备开始同步DMA短脉冲串传输时，主设备响应DMA请求信号而发出一个DMA确认信号；

(c)在DMA确认信号被主设备发出后的第一预定时间周期，外围驱动设备把第一数据字放到总线上；及

(d)外围驱动设备在将第一数据字放到总线上后的第二预定时间周期，将选通信号从高状态触发变为低状态，把第一数据字锁存到主设备中去，选通信号从高状态向低状态的触发定义了选通信号的第一边沿。

这样外围驱动设备控制着同步DMA短脉冲串传输的初始化，以及

这样，外围驱动设备既控制数据又控制选通信号，使与DMA短脉冲串传输有关的传播延迟、电缆稳定和设置时间的影响最小化，并且增加了总线的数据传输率。

2.权利要求1的方法还包括下面步骤：

(e)外围驱动设备将一个附加数据字放到总线上；以及

(f)外围驱动设备在经过第二预定时间周期之后，将选通信号从低状态触发为高状态以把附加数据字锁存到主设备中，选通信号从低状态向高状态的触发定义了选通信号的第二边沿，

这样用选通信号的第一和第二边沿锁存数据，使得在提高数据传输率的时候保持总线的控制信号传输选通频率不变。

3.权利要求1的方法还包括下面步骤：

(e)外围驱动设备发出一个停止信号来终止同步DMA短脉冲串传输；  以及

(f)外围驱动设备在完成传送数据时，将选通信号返回高状态。

4.权利要求3的方法，其中该方法与现有的选通传输协议向下兼容。

5.权利要求1的方法，其中同步DMA短脉冲串传输在一条具有约8.3MHz控制信号传输选通频率的ATA总线上进行，总线的数据传输率提高到约33.3MB/S。

6.权利要求1的方法还包括并行位错误检测，包含以下步骤：

(c)(1)外围驱动设备对放到总线上的数据字计算一个16位CRC值；

在数据字被锁存到主设备中之后：

(e)主设备对从总线接收的数据字计算一个16位CRC值；

在外围驱动设备完成传送数据之后：

(f)主设备向外围驱动设备发送它计算出的16位CRC值；以及

(g)外围驱动设备对接收到的16位CRC值和它计算的16位CRC值进行比较，

这样就验证了总线上所传数据的有效性。

7.权利要求6的方法，其中并行位错误检测对现有的ATA驱动软件是透明的，在改进数据完整性的同时提供与现有ATA驱动软件的向下兼容性。

8.权利要求6的方法，其中外围驱动设备和主设备计算16位CRC值的步骤以数据字时钟频率进行。