[发明专利]半导体存储装置及其制造方法

说明书

本发明涉及一种包括多个存储单元，特别是将薄膜晶体管(以下，称为TFT)用作负载器件的静态型存储单元的半导体存储装置及其制造方法，并且涉及采取薄膜布线层与其它布线层连接的构造及实现该构造的技术。

在图18中，示出了多个包括用TFT作为负载器件的静态型存储单元的半导体存储装置电路构成例。构成存储单元的驱动晶体管由N沟道FET(N1～N2n)构成，而负载器件则由P沟道TFT(P1～P2n)构成。在这里，TFT(P1～P2n)的源、漏及沟道区域(以下，总称为：体)由第1多晶硅层(以下，称为PLYD)形成，栅电极由第2多晶硅层(以下，称为PLYC)形成。TFT的源区域，通过由PLYD构成的电源供给线500及接触孔502，与由铝等金属层(以下，称为AL)构成的电源线504连接。

形成电源供给线500的PLYD，非常薄，膜厚约为300～500埃。因而，通过接触孔502将电源线504与电源供给线500连接时，存在电源线504穿通下层的问题。

作为解决这样的穿通问题的方法，例如有特开平5-190686所公开的第1背景技术。在该背景技术中，如图19(A)所示，在不发生穿通的状态下，成为存储单元电源供给线的PLYD(514)，通过接触孔CNT与成为电源线的AL(516)连接，因此，可能向存储单元供给电源。另一方面，在该背景技术中，在下层晶体管或绝缘层510上形成PLYC(512)。并且，成为存储单元电源供给线的PLYD(514)，通过接触孔THLC与该PLYC(512)连接。从而，如图19(B)所示，由于接触孔CNT引起的穿通发生时，PLYD(514)通过PLYC(512)及CNT而与AL(516)构成连接。即，由于设置PLYC(512)，即使穿通发生时，也能向存储单元供给电源。PLYC(512)与形成TFT体的PLYD(514)不同，膜厚可厚些。因此，可充分有效利用作为CNT蚀刻时的蚀刻阻挡层(穿通防止层)。

另外，作为解决穿通问题的第2背景技术，有特开平5-259408和特开平6-5820所公开的背景技术。在该背景技术中，如图20中的G所示，将电流供给存储单元的TFT的PLYD(514)与作为电源线的AL(516)在侧面连接。另外，为防止发生穿通，在CNT底下，设置成为蚀刻阻挡层的PLYC(512)。而且，为了防止来自PLYC(512)的杂质扩散，PLYD(514)不直接与PLYC(512)连接，并使PLYC成为浮置的(不供给电位)。

以上已说明了第1、第2背景技术，以下陈述本技术的课题。

在图19(A)、(B)所示的第1背景技术中，由于PLYD(514)是成为P沟道TFT的体，所以在导电化时，需要将P型杂质导入P型的多晶硅层内。另一方面，由于将成为蚀刻阻挡层的PLYC(512)，例如在存储单元区域用做TFT的栅电极，所以也需要将N型杂质导入N型的多晶硅层内。而且，PLYC(512)、PLYD(514)的杂质浓度例如分别约为3×10²⁰/cm³、1×10²⁰/cm³，并且PLYC(512)的杂质浓度较高。因此，PLYC(512)所含的N型杂质会向PLYD(514)扩散，例如，在图19(A)所示位置F发生形成PN的寄生二极管的情况。为将高电位侧的电源供给AL(516)，在向存储单元供给电源时，该寄生二极管，作为反向二极管工作。由于导通状态的TFT的电源供给能力受该反向寄生二极管限制，使存储单元的数据保存特性受到不小影响。作为防止发生这种寄生二极管的一种办法，可以考虑，在存储单元区域中的CNT的某区域，将N型的PLYC(512)做成P型的办法。然而，如采用这种办法，则光刻和离子注入的工序数会增加，使加工过程复杂化，导致产品成品率的降低。

另一方面，在第2背景技术中，如图20的G所示，PLYD(514)与作为电源线的AL(516)之间的连接，变为侧面连接。因而，接触电阻非常离散，并对产品的特性有不良影响。在图21中，示出了按图20的构成接触连接的Vd～Id特性的测定结果。其中，Vd是加在接触上的电压，Id是流过接触的电流。当Vd＝0.1V时，可以知道，Id大大离散在10^-10A～10^-6A范围。

为解决上述技术课题，本发明的目的在于，提供一种能消除将其它布线层连接到薄膜布线层时的穿通问题，同时可得到稳定而且很低的接触电阻的半导体存储装置及其制造方法。