[发明专利]半导体存储装置及其制造方法

权利要求书

1.一种包括多个存储单元的半导体存储装置，包括：

第1布线层，

上述第1布线层下方设置的薄膜第2布线层，

连接上述第1、第2布线层的第1接触孔，

设置于上述第2布线层下方、并在上述第1接触孔形成区域、用于防止穿通而成为蚀刻阻挡层的第3布线层，以及

设置于上述第1接触孔下方，并连接上述第2布线层与上述第3布线层的第2接触孔；

其特征在于，在上述第2布线层中导入第1导电类型杂质，由上述第3布线层形成的上述蚀刻阻挡层，至少在上述第1接触孔形成区域为非掺杂区域。

2.根据权利要求1的半导体存储装置，其特征是，

上述存储单元是包括成为负载器件的1对薄膜晶体管和1对驱动晶体管的静态型存储单元，

上述第1布线层由金属形成，同时成为电源线，

上述第2布线层由第1多晶硅层形成，并成为上述薄膜晶体管的源、漏及沟道区域，同时成为到存储单元的电源供给线，以及

上述第3布线层由第2多晶硅层形成。

3.根据权利要求2的半导体存储装置，其特征是，

上述第3布线层，在上述存储单元区域，导入与上述第1导电类型杂质极性不同的第2导电类型杂质，同时成为上述薄膜晶体管的栅电极，以及

该栅电极直接与上述驱动晶体管的第2导电类型的漏区域连接。

4.根据权利要求1至3中任一项的半导体存储装置，其特征是，

用预定的热处理工序，使导入上述第2布线层的上述第1导电类型杂质，向上述非掺杂的上述蚀刻阻挡层扩散。

5.根据权利要求4的半导体存储装置，其特征是，

上述热处理工序兼用激活上述第1导电类型杂质的热处理工序。

6.根据权利要求1至3中任一项的半导体存储装置，其特征是，

在上述存储单元区域，向上述第3布线层，导入与上述第1导电类型杂质极性不同的第2导电类型杂质。

7.根据权利要求6的半导体存储装置，其特征是，

当上述第3布线层的上述第2导电类型杂质导入区域与该第2导电类型杂质未导入而成为非掺杂区域的边界，和上述第二接触孔的该边界侧端之间的距离设为L3时，则L3为1.5μm以上。

8.根据权利要求1至3中任一项的半导体存储装置，其特征是，

上述第1、第2接触孔的直径设为L1、L2，第1接触孔与第2接触孔的对准余量设为L4时，则L2比(L1+2×L4)还要大。

9.根据权利要求1至3中任一项的半导体存储装置，其特征是，

至少在上述第1接触孔的形成区域，将上述第2布线层下方的绝缘层形成凹状，从上述第2布线层的该第1接触孔形成区域的半导体衬底表面的高度，比该第1接触孔形成区域以外区域的高度还要低。

10.一种包括多个存储单元的半导体存储装置的制造方法，包括：

形成第3布线层的工序，

所述向第3布线层，导入第2导电类型杂质的工序，

形成介于上述第3布线层与该第3布线层上方的第2布线层之间的第2绝缘层的工序，

形成用于连接上述第2、第3布线层的第2接触孔的工序，

形成薄膜的第2布线层的工序，

向上述第2布线层，导入与上述第2导电型杂质不同极性的第1导电类型杂质的工序，

形成介于上述第2布线层与该第2布线层上方的第1布线层之间的第1绝缘层的工序，

在上述第2接触孔上方，形成用于连接上述第1、第2布线层的第1接触孔的工序，以及

形成第1布线层的工序，

其特征是，至少在该第1接触孔形成区域，使以上述第3布线层形成的防止穿通的蚀刻阻挡层，选择性地成为不掺杂区域。

11.根据权利要求10的半导体存储装置的制造方法，其特征是，

上述存储单元是包括成为负载器件的1对薄膜晶体管和1对驱动晶体管的静态型存储单元，

上述第1布线层由金属形成，同时成为电源线，

上述第2布线层由第1多晶硅层形成，并成为上述薄膜晶体管的源、漏及沟道区域，同时成为到存储单元的电源供给线，以及

上述第3布线层由第2多晶硅层形成。