[发明专利]半导体存储器件及其制造方法

说明书

本发明涉及一种如电可编程只读存储器(EPROM)和快速存储器等非易失性半导体存储器件，及其制造方法。

EPROM和快速存储器被认为是具有即使在关闭存储器件的工作电源时也不擦除存储在其中的数据的功能的非易失性存储器。特别是，由于快速存储器能在其中电写入数据并能电擦除写入的数据，所以它被广泛地用于磁性记录介质。

图1表示一例快速存储器。如图所示，形成其中具有防止穿通的P^-阱17的P型基片1。在P型硅基片1的部分表面上形成隧道栅氧化膜3。在隧道栅氧化膜3上形成层状结构，该层状结构包含：形成在隧道栅氧化膜3上由注入如磷等杂质的多晶硅构成的浮栅4、由氧化膜/氮化膜/氧化膜层状结构构成的层间栅绝缘膜5、和具有由多晶硅和难熔金属硅化物组成的多晶硅-硅化物结构(polycide structure)的控制栅6。

在P^-阱17中，分别形成作为源和漏区的重掺杂N⁺扩散层区10a和10b。源区10a由其下的轻掺杂N^-扩散层区8所包围。上述层状结构包含层4、5和6，并且在硅基片1的表面为热氧化膜7所覆盖，其上淀积有含磷和硼的层间绝缘膜11。穿通层间绝缘膜11和热氧化膜7形成接触孔12，该孔到达硅基片1的表面。在层间绝缘层11的上面淀积由如铝等金属构成的布线13，并由此填充接触孔12。

在如图1所示的快速存储器中，当将数据写入快速存储器时，在源区和漏区10a和10b间加高电压，由此使热电子进入浮栅4。这样，已被提供了热电子的浮栅4便可具有不同于没有被提供热电子的存储器的阈值电压。由此可以通过给存储器加基准电压并检测存储器导电与否来读出数据。

当擦除存储在快速存储器中的数据时，在连接到所有存储器的源线上加高电压，由此利用Fowler-Nordheim(F-N)隧道效应来去除存在于浮栅4中的电子。这样，上述阈值电压便恢复到初始电压。

如上所述，常规半导体存储器件擦除数据是利用F-N隧道效应通过在浮栅4和N⁺扩散层区或源区10a的重叠区中的薄隧道栅氧化膜3去除电子的。但是，如果制造隧随栅氧化膜3有离散性，可能会发生过量擦除。下面将更详细地解释。当完全擦除存储于高容量存储单元中的数据时，均匀地给所有存储单元加高电压。但是如果由于制造离散使每一存储单元的隧道栅氧化膜3有不同的厚度，那么电子会过量移出具有薄栅氧化膜的存储单元中的浮栅。这样，这种存储单元具有和正确阈值电压完全不同的阈值电压。因此，当从经过数据擦除的存储单元中读数据时，可能会由于不正确的阈值电压导致错读。

为解决这一问题，1992年12月10日公布的日本特许公开平4-356797中建议了一种方法，该方法是将大容量阵列分成几个块并且每一块分享一条源线。通过选择某一源线来进行任一块的数据擦除操作，这样减少欲擦除单元的数量，并由此减少数据擦除中的离散性。

但是为了实现上述方法，需要给半导体存储器件提供用来对任一块进行数据擦除的布线和/或控制电路这样，不可避免地增加外围电路的负载，并增加半导体存储器件的芯片面积。

本发明的目的是提供一种半导体存储器件及其制造方法，无论半导体存储器件的沟道氧化膜的厚度的离散与否也能克服上述过量擦除问题。

本发明的一个方案提供一种半导体存储器件，该器件包括：包含第二导电类型的源区漏区的第一导电类型的硅基片，和所形成的包围源区的第二导电类型的轻掺杂区；形成在硅基片上的浮栅；和形成在浮栅上的控制栅，其特征为形成第一导电类型的重掺杂区以便至少包围漏区，并至少和浮栅下的轻掺杂区部分重叠。

例如，上述半导体存储器件可以构成非易失性存储单元。

重掺杂区可以整个地形成在硅基片中。即，可以在源区和漏区及浮栅的下面连续地形成重掺杂区。最好是重掺杂区具有5×10¹⁶cm^-3以上的杂质浓度。