[发明专利]具有电容器的半导体存储器件的制造方法

说明书

本发明涉及一种具有电容器的半导体存储器件(Semiconductor MemoryDevice)的制造方法，特别是涉及一种动态随机存取存储器(Dynamic RandomAccess Memory；DRAM)的一存储单元(Memory Cell)结构的制造方法，其中该存储单元结构包含一转移晶体管(Transfer Transistor)和一树型(teee-type)存储电容器。

图1是一DRAM元件的一存储单元的电路示意图。如图所示，一个存储单元是由一转移晶体管T和一存储电容器C组成。转移晶体管T的源极连接到一对应的位线BL，漏极连接到存储电容器C的一存储电极6(storageelectrode)，而栅极则连接到一对应的字线WL。存储电容器C的一相对电极8(opposed electrode)是连接到一固定电压源，而在存储电极6和相对电极8之间则设置一介电膜层7。

在传统DRAM的存储电容量少于1M(mega＝百万)位时，在集成电路制造过程中，主要是利用二维空间的电容器来实现，亦即称为平板型电容器(planar type capacitor)。一平板型电容器需占用半导体基片的一相当大的面积来存储电荷，故并不适合应用于高度的集成化。高度集成化的DRAM，例如大于4M位元的储存电容量的，需要利用三维空间的电容器来实现，例如所谓的堆叠型(stacked type)或沟槽型(trench type)电容器。

与平板型电容器比较，堆叠型或沟槽型电容器可以在存储单元的尺寸进一步缩小的情况下，仍能获得相当大的电容量，虽然如此，当存储器件再进入更高度的集成化时，例如具有64M位容量的DRAM，单纯的三维空间电容器结构已不再适用。

解决途径之一是利用所谓的鳍型(fin type)堆叠电容器，鳍型堆叠电容器之相关技术可参考Ema等人的论文“3-Dimensional Stacked Capacitor Cell for16M and 64M DRAMs”，International Electron Devices Meeting，Meeting，pp.592-595，Dec.1988。鳍型堆叠电容器主要是其电极和介电膜层是由多个堆叠层，延伸成一水平鳍状结构，以便增加电极的表面积。DRAM的鳍型堆叠电容器的相关美国专利可以参考第5,071,783号、第5,126,810号、第5,196,365号、以及第5,206,787号。

另一种解决途径是利用所谓的筒型(cylindrical type)堆叠电容器，筒型堆叠电容器之相关技术可参考Wakamiya等人的论文“Novel Stacked CapacitorCell for 64-Mb DRAM”，1989 Symposium on VLSI Technology Digest ofTechnical Papers，pp.69-70。筒型堆叠电容器主要是其电极和介电膜层是延伸成一垂直筒状结构，以便增加电极的表面积。DRAM的筒型堆叠电容器的相关美国专利可以参考第5,077,688号。

随着集成度的不断增加，DRAM存储单元的尺寸仍会再缩小。如本领域技术人员所知，存储单元尺寸缩小，存储电容器的电容值也会减少。电容值的减少将导致因α射线入射所引起的软误差(soft error)机会增加。因此，本领域技术人员仍不断在寻找新的存储电容器结构及其制造方法，希望在存储电容器所占的平面尺寸被缩小的情况，仍能维持所要的电容值。

本发明的一主要目的就是在提供一种具有电容器的半导体存储器件的制造方法，其所制成的电容器具有一树状结构，以增加电容器的存储电极的表面积。

依照本发明之一特点，一种具有电容器的半导体存储器件的制造方法，其中半导体存储器件包括一基片、形成在基片上的一转移晶体管、以及一存储电容器电连接到转移晶体管的漏极和源极区之一上。该制造方法包括下列步骤：a、在基片上形成一第一绝缘层，覆盖住转移晶体管；b、形成一柱状导电层，穿过至少第一绝缘层，与转移晶体管的该漏极和源极区之一电连接；c、在柱状导电层表面和第一绝缘层上，形成一第一导电层；d、去除第一导电层位在柱状导电层上方的部分；e、形成一第二导电层，电连接到柱状导电层、以及第一导电层；f、构图第一和第二导电层，以形成存储电容器的一存储电极，存储电极包括该第一和第二导电层、以及柱状导电层；g、在第一和第二导电层曝露出的表面上，形成一介电层；以及h、在介电层的一表面上，形成一第三导电层以构成存储电容器的一相对电极。