[发明专利]一种用于提高计时精度的计数电路

权利要求书

1．一种用于提高计时精度的计数电路，其特征在于：使用一个M路m+n位r进制并行计数电路对一M相时钟脉冲系进行并行计数，此处，M、m和r均为大于1的正整数、n为正整数，r为任一进制的模，m+n为输出计数结果的位数：m个低位，n个高位，并且M=rm；该M路m+n位r进制并行计数电路，由M-1个1位计数器，一个n位r进制计数器和一个编码逻辑电路组成，其中编码逻辑给出计数结果的低m位r进制码，n位r进制计数器给出计数结果的高n位r进制码。

2．根据权利要求1所述的用于提高计时精度的电路，其特征在于：电路中还含有对由计时触发时间和计数触发时间不同而引起的计时误差进行修正的电路，即还包含：对计时允许脉冲进行修正得到计数允许脉冲的电路(1)；从计时触发到计数触发期间内对多相时钟脉冲并行计数并锁存结果的电路(2)；对电路(2)的输出进行编码得到修正值的电路(3)；以及将修正值与并行计数电路的输出相加得到修正后计数结果的电路(4)。