[发明专利]半导体电路逻辑验证装置

说明书

本发明涉及由冗余电路进行的以补救不良位为目的的激光微调熔丝元件的激光微调动作的逻辑验证装置及逻辑验证方法。

图7是现有的有冗余电路的DRAM的结构框图。该图中910是地址缓冲器，920是行译码器，921是备用行译码器，930是除了n×m大小的区域外还有备用行和备用列的存储器阵列，940是读出放大器，950是列译码器，951是备用列译码器，960是列地址缓冲器，970是控制电路，980是进行数据的输入输出的输入输出电路。

下面说明工作情况。

在存储器阵列930中预先设置备用的行和列，以行/列为单位，用备用的存储单元置换因缺陷而不良的存储单元。在晶片加工结束后，输入了选择不良的存储单元的地址时，在存储元件的内部电路，对备用的地址信号的切换编制程序。在该程序中，首先，输入了选择不良位的地址时，必须使该存储单元的行选择线(或列选择线)呈非活性状态。作为该方法之一例，有如图8所示的方法，即，用激光冲击设在选择线的输出侧的激光微调熔丝元件L1至L4，选择信号选择不良的存储单元。

然后，由备用行译码器921及备用列译码器951选择备用行、备用列的存储单元。这样设置冗余电路，利用激光微调元件补救缺陷位，能提高存储器制造的合格率。

图9是现有的激光微调动作的逻辑验证装置的结构框图。图中101是作为设计对象的LSI装置的逻辑·电路图数据，102是从逻辑·电路图数据101抽出电路连接信息等且用逻辑模拟器能够解释的文法输出该信息的逻辑模拟器用输入数据生成装置，103是由逻辑模拟器用输入数据生成装置102生成的逻辑模拟器用输入数据，104是自动生成使用者所希望的规格的存储器单元阵列动作记述的存储器单元阵列模型自动生成装置，105是由存储器单元阵列模型自动生成装置104生成的存储器单元阵列模型或用手工作成的具有同样作用的存储器单元阵列模型，106是由与逻辑·电路图中配置的元件等效的逻辑电路模型群构成的纯表格数据(以下称逻辑模拟器用模块)，107是为了与逻辑·电路图数据101等效而对加给用逻辑模拟器模型化了的逻辑电路模型的输入施加信号进行定义的逻辑模拟器用测试图形数据，108是根据输入的逻辑模拟器用输入数据103、存储器单元阵列模型105、逻辑模拟器用模块106及逻辑模拟器用测试图形数据107进行逻辑模拟的逻辑模拟执行部，109是为了控制逻辑模拟执行部而由使用者输入的命令串，110是根据逻辑模拟执行部108执行的逻辑模拟而输出验证的经过和结果的验证经过·结果输出部，111是存储逻辑模拟执行部108输出的逻辑验证结果数据的逻辑验证结果数据存储部，112是显示逻辑模拟执行部108输出的逻辑验证结果的逻辑验证结果显示部。

下面说明工作情况。

LSI设计者对逻辑·电路图数据101起动逻辑模拟器用输入数据生成装置102，获得逻辑模拟器用输入数据103。其次，LSI设计者用存储器单元阵列模型自动生成装置104获得所希望的规格的存储器单元阵列模型，或利用编辑程序手工作成具有等效作用的存储器单元阵列模型。逻辑模拟器用输入数据103、存储器单元阵列模型105、逻辑模拟器用模块106及逻辑模拟器用测试图形数据107被输入到逻辑模拟执行部108，根据这些数据进行设计对象的LSI的逻辑模拟。然后，由验证经过·结果输出部110将逻辑模拟的逻辑验证结果输出给逻辑验证结果数据存储部111存储，同时由逻辑验证结果显示部112将其显示在显示画面上，处于等待使用者输入命令的状态。

其次，假定用逻辑模拟器模型化了的存储单元中存在的任意的位为不良位，LSI设计者从逻辑·电路图数据101中选择激活补救该不良位用的冗余电路的特定的激光微调熔丝元件。然后，设计者将具有与在实际装置上切断用逻辑模拟执行部108模型化了的激光微调熔丝元件同样效果的逻辑模拟器用控制命令及模拟执行命令输入到逻辑模拟执行部108。于是在逻辑模拟执行部108中进行逻辑模拟。另外，用模拟执行命令指定将模拟执行结果只输出给逻辑验证结果数据存储部111，或只输出给逻辑验证结果显示部112，或输出给逻辑验证结果数据存储部111和逻辑验证结果显示部112。逻辑模拟执行部108根据送来的由使用者输入的命令串109，进行逻辑模拟，将该逻辑验证结果，通过验证经过·结果输出部110，输出给逻辑验证结果数据存储部111及逻辑验证结果显示部112两者中的任意一者或两者。逻辑验证结果被输出给逻辑验证结果数据存储部111时，便在显示画面上显示出逻辑验证结果。