[发明专利]存储器电路中的并行输出缓冲器

权利要求书

1.在一个具有2ⁿ个输出端子的存储器电路中，其中n为一个可编程整数，一种用于配置该电路输出结构的方法，包括步骤：

(a)提供2^m个输出缓冲器，其中的等于n的最大值；

(b)对一个X2^m结构来说，分别将所述2^m个输出缓冲器中的每一个的输出与2^m个管脚耦合；

(c)对一个X2^k结构来说，其中k是小于m的整数，将从2^m个输出缓冲器中选出的缓冲器对并行耦合以形成一个成多个并联输缓冲器组，每组的一个输出与一个相应的管脚耦合。

2.如权利要求1所述的方法，其中所述并联耦合的步骤包括：

(d)对至少两个输出缓冲器的输入编程以耦合到一条存储器输出线；以及

(e)用电线焊接所述至少两个输出缓冲器的输出到一个引线连接器以形成一组并联的输出缓冲器。

3.如权利要求2所述的方法，其特征在于n能被编程等于2，3或4中的一个以分别得到X4，X8或X16结构。

4.在一个具有2ⁿ个输出端子的存储器电路中，其中n是一个能应用输出结构编程信息被编程的整数，一个输出电路包括：

2^m个输出缓冲器，其中m是n的最大值，每个输出缓冲器具有一个输入和一个输出；

2^m个多路转接器，每个具有一个控制输入，多个数据输入和输出，所述多个数据输入与选定的多条存储器输出线耦合，并且每个多路转接器的所述输出分别耦合于一个输出缓冲器的一个输入；以及

控制逻辑电路，具有用于接收编程信息的输入和耦合于所述2^m个多路转接器控制输入的输出，

其中，所述2^m个多路转接器(i)在X2^m结构中被编程以分别将2^m条存储器输出线中的每一条与所述2^m个输出缓冲器的2^m个输入相耦合，以及(ii)在X2^k结构中，其中k小于m，被编程以将2^k条存储器输出线中的每一条耦合到至少两个输出缓冲器的输入。

5.如权利要求4所述的输出电路，其中所述多路转接器包括多个传输门电路，每个有一个第一载流(current carring)端，一个第二载流端和一个控制端，并且其中所述多路转接控制输出与所述控制端耦合，所述第一载流端耦合于所述多路转接器输出，并且所述第二载流端分别耦合于所述多个数据输入。

6.如权利要求4所述的输出电路，其中输出结构编程信息包括至少一个制造商可编程的输出结构位和至少一个输出线地址位。

7.如权利要求4所述的输出电路，其中所述2^m个输出缓冲器中的每一个包括一个上拉晶体管和一个下拉晶体管，它们具有一个耦合于所述输出缓冲器的所述输出的公共节点。

8.如权利要求4所述的输出电路，其中m等于16并且该存储器电路被编程为在X4，X8和X16结构中分别有4个，8个和16个输出端子。