[发明专利]脉冲串长度检测电路

权利要求书

1.一种脉冲串长度检测电路，它包括：

至少两个存储装置，用于存储整个外部地址的不同的各部分，这些不同的部分共同构成了整个外部地址；

至少两个内部地址信号发生装置，用于输入整个外部地址的不同的各部分以作为各个初始值，并按各时钟信号使各初始值顺序增大1，以顺序产生各内部地址信号；

至少两个比较装置，用于按各控制信号操作，用于比较来自各内部地址信号发生装置中的各输出信号与来自各存储装置中的各输出信号；

多个逻辑装置，对来自至少两个所述比较装置的输出信号执行逻辑操作以检测脉冲串结束时间点；和

多个脉冲串信号发生装置，按外部脉冲串命令信号和来自所述逻辑装置的脉冲串结束信号产生规定的逻辑值的脉冲串模式信号。

2.按权利要求1的脉冲串长度检测电路，其特征是，至少两个所述比较装置的每个装置包括：

“与非门”，用于输入来自所述相应的内部地址信号发生装置和存储装置的输出信号；

“或非门”，用于输入来自所述相应的内部地址信号发生装置和存储装置的输出信号；

反相器，用于反相来自“或非门”的输出信号；

3-输入“与非门”，用于输入来自所述“与非门”的输出信号、输入来自所述反相器的输出信号和控制信号。

3.按权利要求1的脉冲串长度检测电路，其特征是，所述逻辑装置包括：一个第一“与非”门，对来自两个在前比较装置的输出信号进行“与非”操作；以及一个第二“与非”门，对所述第一“与非”门的输出信号的反相信号与一个随后比较装置的输出信号进行“与非”操作。

4.按权利要求1的脉冲串长度检测电路，其特征是，所述脉冲信号发生装置包括：

反相器，用于反相外部脉冲串命令信号；

PMOS晶体管，它连接在供压电源与输出线之间，所述PMOS晶体管有用于输入来自所述反相器的输出信号的栅极；和

NMOS晶体管，它连接在所述输出线与地电压源之间，所述NMOS晶体管有用于输入来自所述逻辑装置的脉冲串结束信号的栅极。