[发明专利]制造半导体器件的方法

说明书

本发明涉及一种制造半导体器件的方法，特别涉及形成一种平滑的结构致密的下电极的技术，以便在为高集成度半导体器件制作电容中形成呈现高介电常数的介质膜。

一个DRAM器件通常包括由一个MOS晶体管和一个电容器构成的多个单元，电容器的电容量C可由下式表达：

C=(E_o×E_r×A)/T

其中，E_o代表真空中的介电常数，E_r代表介质膜的介电常数。A代表电容器的面积，而T代表介质膜的厚度。

从与电容量C相关的表达式可知，电容量正比于存贮电极的表面面积。就此而论，在高集成度半导体器件中难以获得足够的容量，因为半导体器件的高集成度不可避免的包含单元尺寸的减小，因而使与存贮电极的面积成正比的电容量减小。在DRAM器件的情况下，对高集成度，减小单元尺寸但仍能获得高电容量是至关重要的。由上述表达式可见，通过采用具有高介电常数E_r的介质材料形成介质膜同时减薄介质膜的厚度T可增加容量。在此情况下，然而，设置在介质膜下方的下电极的表面几何形状在电容器的制作中起着重要的作用。例如，当下电极的表面形态粗糙时，即在其表面有小丘和针孔时，其电学特性会因小丘和针孔的存在发生退化，如短路。这种现象会导致电容器的稳定性和均匀性的退化。其结果，不可能达到这种半导体器件的高集成化和对半导体器件的可靠性和生产率的致善。

所以，本发明的目的在于解决现有技术中所包含的上述问题，而提供一种制造具有由高介电常数的薄膜构成的下电极的半导体器件的方法，能减小由于小丘和针孔引发的短路现象，因而，实现了半导体器件可靠性和均匀性的改进。

根据一种方案，本发明提供一种制造高集成度半导体器件的方法，包括以下各步骤：使内部放置一其表面形成有氧化硅膜的晶片的反应室保持在高真空状态；加热该晶片至较高的温度；通过等离子淀积方法，在反应室内的晶片上形成一导电层作为半导体器件的下电极；以及将所得晶片退火，以使导电层稳定。

根据另一种方案，本发明提供一种制造高集成度半导体器件的方法，包括以下各步骤：使内部放置一其表面形成有氧化硅膜的晶片的反应室保持在高真空状态；加热该晶片至提高的温度；通过等离子淀积方法，在晶片上形成第一靶材料层；通过等离子淀积方法在第一靶材料层上形成第二靶材料层，与第一靶材料层一起形成半导体的下电极；以及将所得晶片退火，以使第一和第二靶材料层稳定。

根据本发明，可以获得具有致密而平滑的表面形态的下电极。因而，可以制造具有平滑表面并呈现优良结晶性的强铁电膜。

本发明的其它目的和方案，从下面参照附图的实施例的说明将变得明了。

图1是解释普通磁控管溅射装置的示意图；

图2是表示为了解释根据本发明形成强介质膜的方法，当在硅片上淀积铂薄膜时，分别在不同的温度下淀积下电极所获得的X射线衍射(XRD)图案的曲线图。

图3是表示为了解释本发明的方法，当在由铂薄膜构成的下电极上淀积由钡锶钛(BST)制成的强介质膜时，分别在不同温度下淀积下电极获得的XRD图案的曲线图。

图4是表示分别在不同的温度下淀积由铂薄膜构成的下电极所淀积的强介质膜的漏电流特性随外加电压的变化。

参照图1，它表示一个溅射装置，用它来形成本发明一实施例的电极部件，即形成具有单层结构的下电极。如图1所示，该溅射装置包括一反射室11，其内设有与外部热电偶25相连的加热器13，如同在一磁控管溅射装置内一样，使反应室11维持在所需温度。在反应室11内，将形成了电极层的硅片15，安放在加热器13的中部。在反应室11内，在加热丝13上面还设有活动挡板21来控制在晶片15上淀积的铂膜的厚度。在反应室11内，在挡板21上方设有高纯铂靶19。该铂靶19与DC电源单元17相连。反应室11与一真空泵100相连，使它可维持在低压状态或高真空状态。真空泵100最好是一台扩散泵，用以产生范围在几×10^-5～几×10^-6Torr的高真空。加热器13在其内部设有铁铬铅电阻丝(Kanthal)，以便以电阻加热方式或其它方式将晶片15从常温加热至700℃。在晶片15上，通过溅射法淀积含铂的强介质膜，形成电容器电极。另一方式，该强介质膜可以含有钛或钽，以替代铂。