[发明专利]一种制造半导体器件的工艺

说明书

本发明涉及一种半导体器件和制作该器件的工艺，尤其是涉及适用于形成热氧化膜的制作半导体器件的工艺和用上述的工艺获得的半导体器件。

在制作半导体元件中，用硅作衬底，由硅热氧化法形成的氧化硅薄层用作绝缘膜。在形成这种热氧化膜的工艺中，由于在硅和氧化膜间的界面附近出现大的应变(应力)在硅一硅键断开的同时形成硅—氧键。

由于氧化硅的分子体积比硅的分子体积大两倍以上，所以由氧化反应形成的氧化膜势必膨胀，通常在硅侧出现拉伸应力而在氧化膜侧压缩应力增加。当应力变大时，诸如位错之类的晶体缺陷在成单晶的硅衬底中出现。在半导体元件里这样的晶体缺陷的存在引起漏电流而大大地降低产品的可靠性。

即使在硅衬底中没有晶体缺陷，在氧化膜中增大的应力使氧化薄层中的原子间距变形并由此降低原子的键合力，而在一些极个别的情况下引起诸如原子键断裂的损伤。如果出现这样一种损伤，氧化膜的绝缘特性变坏，而氧化膜和产品的电学可靠性降低。

一般来说，应力的值随形成的氧化膜的厚度增加而单调地增大。因此，形成的厚的氧化膜时减弱应力是一个重要的问题。JP—A—3—11733提出一种只要中断热氧化便进行消除应变的热处理随后再继续热氧化的方法作为一种减弱应力的方法。

根据在氧化膜中产生应力的机理的观点，应力可以分类成一种在形成氧化膜的工艺中在由氧化反应生成的硅/氧化膜界面附近由于氧化膜体积膨胀引起的应力和一种由在氧化膜上沉积薄膜而产生的应力。

虽然根据先前的技术在某种程度上能够减弱由氧化反应引起的应力，但是迄今还没有减弱由沉积在氧化膜上的薄膜引起的应力的有效方法。按照下面的工艺会产生上述的“由沉积在氧化膜上的薄膜引起的应力。”

作为形成氧化膜的工艺，首先会涉及到紧安置在衬底上用于电学绝缘和隔离例如晶体管这样元件的局部形成厚度最大约几千埃的元件一隔离氧化膜的工艺。广泛采用选择氧化法用作形成这种元件一隔离氧化膜的方法(参阅图2)。根据选择氧化法，通过称为“衬垫氧化膜2”(图2B)的热氧化膜的中间层在硅衬底1(图2A)上沉积氮化硅膜3(图2C)，然后从形成元件一隔离氧化膜的部位上刻蚀掉氮化硅膜3(图2D)并且整体氧化以在硅衬底上局部地形成厚的氧化膜(图2E)。

在这种选择氧化法中，在许多情况下用作氧化一保持薄层的氮化硅薄层在薄层沉积时具有约为1000MPa的内应力而这种应力也作用于氧化膜。进一步，在选择氧化工艺中，引起氧化的物质例如氧和H₂O在硅衬底中三维扩散，结果在氮化硅膜的边界附近逐渐形成称为“鸟啄”的氧化膜5。

由于在氧化膜生长期间氧化膜的体积膨胀使氮化硅膜的边界鼓起，并且在整个薄层中出现翘曲形变。由这种翘曲形变引起的反作用力聚集到氮经硅的边界，在氮化硅膜的边界上的氧化膜中出现大的应力。在有氮化硅膜时发生这种应力集中势必损伤氧化薄层。

由于在氧化膜上沉积的薄膜而损伤氧化膜的另一工艺是在MOS(金属氧化物半导体)型晶体管的栅极氧化膜上沉积一层作栅电极的薄膜的工艺。用多晶硅薄膜、难熔金属材料或硅化物合金薄膜的任何一种以单层形式或以叠层结构作栅电极。

沉积这种栅电极材料往往带有超过几百或几千MPa的内应力。因而，在制作栅电极时内应力聚集到栅电极的边界部分附近的氧化膜里，并从而损伤氧化膜。

本发明的目的是提供一种制造半导体器件的工艺，该工艺能补救在局部沉积于氧化膜上的薄膜的边界部分上氧化膜的损伤，并且用上述的工艺获得一种半导体器件。

本发明提供制作半导体器件的一种工艺，它包括在硅衬底上形成热氧化膜，在使氧化膜或硅衬底的表面保持裸露(用语“裸露”意思是表面不用其他薄膜覆盖)状态同时以不低于800℃的温度在惰性气氛下进行热处理，继之掺入杂质、形成电极和布线，形成绝缘膜以及如果需要的话形成第二层布线以便构成晶体管。

本发明进一步提供制作半导体器件的一种工艺，它包括，在完成为了在硅衬底表面上局部地形成，用作电绝缘和隔离半导体元件的具有局部加大厚度的氧化膜的选择氧化之后，除去除了氧化薄层外的薄膜，在使氧化膜或硅衬底的表面保持裸露状态同时以不低于950℃的温度在惰性气氛下进行热处理，继之形成栅极氧化薄层，掺入杂质，形成电极和布线，形成绝缘薄膜以及如果需要的话，形成第二层布线以便构成晶体管。