[发明专利]带有微波功率放大器的单片集成电路器件

说明书

本发明涉及运行于诸如1—3GHz的较低频率范围的移动通信用半导体器件，更确切地说是涉及一种适合于实现微波单片集成电路器件的电路结构，它包括一个移动终端发送装置的高性能功率放大器，其中带有一个栅极宽度大的FET。

为了降低移动通信终端的尺寸，除了减小终端中的电池和信号处理LSI之外，还必须减小用于无线电装置(发送/接收装置)中的功能器件，如功率放大器、低噪音放大器、变频器和带通滤波器。

为了获得更高性能的移动通信终端的无线电装置，其中的各种功能器件都不可避免地包含有输入/输出级之间的匹配电路。为了降低无线电装置的尺寸，在匹配电路的电路元件方面做出了各种努力，以便使无引线的电阻器、电容器和电感器做得更小、高度密集并制作在一个多层布线的衬底上。为了进一步减小尺寸，在一微波单片集成电路中实现所用的匹配电路将是一种技术倾向，其中在一个半导体衬底上制作了诸如有源元件(FET)的一些匹配电路部件。

待要制作在微波单片IC器件中的匹配电路包括薄膜电容器、螺旋电感器和配电线。其中的螺旋电感器和配电线占据很大的面积。在发展微波单片集成IC器件的过程中，已集中致力于从高性能、运行频率和占据面积以及尺寸减小的观点出发如何来恰当地利用这些主要元件。

功率放大器需要具有大的栅极宽度的FET以便获得大的输出功率。当栅极宽度做得更大时，FET的输出阻抗相应变小。因此，沿信号传播方向只要有稍许的电阻就会降低功率增益。

于是，为了在匹配电路中获得高的螺旋电感器的运行性能，降低出现在信号传播方向内的串联寄生电阻是可取的。为此，必须加宽制作螺旋电感器的导体。为从这种导体获得预期的电感，电感器的外部尺寸应该更大。

在用螺旋电感器或配电线来实现预期阻抗的过程中，当运行频率提高时，螺旋电感器的外部尺寸和配电线的线长可以做得更小。然而，比之螺旋电感器的外部尺寸，配电线的线长对运行频率的依赖性更强。为了在诸如1—3GHz的低频率下获得相同的阻抗，配电线的线长必须非常长。

另一方面，螺旋电感器根据其结构必然引起线间电容和对地电容之类的寄生电容。因此，螺旋电感器的使用仅限于低于其谐振频率的运行频率。在5—10GHz这样的高频率下不能使用。

如前所述，在安排电路时，要考虑无线电装置功能器件的运行频率范围和容许的占据面积而恰当地使用螺旋电感器和配电线。

如1984年5月29日出版的日本电子学、信息和通信工程师学会(IEIC)技术报告SAT84—1第1—7页所报道，由于螺旋电感器的谐振频率低于10GHz，用于10—30GHz超高频段的功率放大器不采用螺旋电感器。因此在形成于单个芯片上的微波单片IC器件中实现功率放大器，其中输入和输出级的匹配电路都由配电线构成。

然而，对于1—3GHz这样的相当低的运行频率，若功率放大器仅仅使用配电线，配电线将很长，导致芯片面积很大。此时，由于此频段低于集总常数螺旋电感的谐振频率，故在功率放大器中可采用螺旋电感器。因此，如IEIC1994年春季会议C—110第2—615页所述，功率放大器采用了螺旋电感器和配电线混合的电路结构。输入级的匹配电路和级间匹配电路采用螺旋电感器。在末级FET漏极和提供在末级输出匹配电路中的输出信号端之间，制作了一个配电线，使信号传播方向的串联寄生电阻(它会不可取地降低电功率增益)可以容易地借助于加宽配电线而降低。用常规的设计方法，用来对末级FET馈送漏极电压的配电线的总长度做成运行频率有效波长λ的四分之一，由于在漏极处向电源看到的阻抗为无穷大，从而防止了输出信号漏到电源。当运行频率为1.9GHz时，λ/4线长约为11mm。这样长的配电线是不可能制作在同一个衬底上的。而且，即使接到衬底之外也太长。因此，所用的电路安排成集总常数螺旋电感器接到衬底之外，以代替配电线。虽然如此，如本公开所述，芯片尺寸也大到2.7mm×2.7mm。IEIC1994年春季会议C—110第2—612页所述的电路安排成末级输出匹配电路由形成在另一个高介电常数的衬底上而不是其上制作有FET的半导体衬底上的配电线而构成。