[发明专利]一种时钟发生器的频率监控电路

说明书

本发明涉及一种时钟发生器的频率监控电路。

某些中继系统装有用微处理器控制的锁相环路的中央时钟发生器，其频率用外部输入的基准时钟信号同步。

图1简化示出一种双中央时钟发生器，此时钟发生器由两个各占整个发生器一半的完全相等的部分CCG-0和CCG-1组成，它们各具有一个锁相环路PLL，其中两个锁相环路之一作为有源锁相环路工作，另一个锁相环路作为无源锁相环路工作。在两个锁相环路PLL中，每个都可连接最多两个外部基准时钟RFext，以便确保实现同步。这样一种中央时钟发生器例如已公开发表在杂志“Telcom Report”9卷第四期263-269页，W．Ernst和H．L．Hartmann的文章“Neue Tahtageneratoren fur EWSD”(用于EWSD的新型时钟发生器)中。

两个锁相环路PLL中的每一个都含有一个频率监控电路这种电路从原理上以这样的方式工作，即外部基准与配对锁相环路的输出信号进行比较。这种工作方式假定配对锁相环路的频率具有足够高的精度，这是可以假定的，如果两个锁相环路由互不相关的基准控制。

然而在实践中两个锁相环路一般由同一基准(一次基准)所控制，其结果是当基准频率出现偏移时配对锁相环路也出现与此相同的偏移，由于这个原因，配对锁相环路的输出信号在其调整时间常数内调整到与外部基准频率相等。在使用共同的基准频率时，如果锁相环路的调整时间常数与识别频率偏移的时间过于接近，则将达到上述监控方法的极限。就是说在这种情况下，在频率监控能辨认出基准信号偏移之前，锁相环路本身将要失谐。

如果采用PI-控制时，比例时间常数的数值超过400秒，则上述类型的时钟发生器能够无误地辨认例如数值超过2×10exp(-8)的偏移。然而，当偏移数值低于2×10exp(-8)时，就会出现上述效应，即基于小的频率偏移，误差辨认时间大大增加，以致配对锁相环路自己同步到此频率，从而不再适于作为频率监控电路的内部基准使用。

本发明的任务是，提出一种也能监控很小频率偏移的频率监控电路。

此项任务用以下所述特征的电路得到了解决：

一种时钟发生器的频率监控电路，其中时钟发生器含有一个锁相环路，所述环路借助基准频率产生时钟频率，其特征在于，

a)具有一个比较器，所述比较器借助外部基准频率与频率监控电路的内部基准频率的比较求得在给定的测量时间所调整的相位差；

b)具有一个计算电路，所述计算电路借助由比较器求得的相位差和借助已知的测量时间范围求出两个基准频率之间的频率偏差，并且当超出一定的阈值时间上一级控制器发送一个误差信号；

c)具有一个压控振荡器，所述振荡器以如下方法产生内部基准频率，即锁相环路的控制器的控制信号的积分-分量作为控制信号传送给振荡器。

本发明的解决方案是特别廉价的，因为例如为解决上述任务，也可使用昂贵的铷频率标准作为内部基准。一种这样的频率标准总能够提供小于1×10exp(-10)的精度，从而比被监控的基准频率好两个数量级。

图1简化示出一种双中央时钟发生器；

图2示出半个时钟发生器中与本发明有关的主要部件；

图3示出本发明频率监控电路FS的一个实施例。

下面借助图2和图3进一步阐述本发明的一个实施例。

图2示出半个时钟发生器中与本发明有关的主要部件，即一个锁相环路PLL、一个微处理器MP作为锁相环路PLL的数字式PI-控制器和一个频率监控电路FS，有选择地将两个被监控的外部基准频率RF0和RF1中的一个经开关S传送给此频率监控电路。

对锁相环路而言，微处理器MP实现一个PI-控制器，其中此控制器借助控制信号PIS对锁相环路进行再控制。作为PI-控制器使用的微处理器的控制信号还包含一个积分-分量。这个控制信号的积分-分量给出由在此之前进行的调整过程所得到的长时间-平均值。这时此积分-分量作为控制频率监控电路振荡器的控制信号IS使用。在频率监控电路内辨认误差期间，由错误的外部基准引起的积分-分量的变化是可以忽略的，因为积分时间-常数比锁相环路的比例时间-常数大很多，而且至少大35倍。从而以这种方式产生的内部基准频率能提供足够高的精度，以便确保辨认小于10exp(-8)的偏移。

这样，微处理器MP除了控制锁相环路PLL的振荡器外，还控制另一个振荡器，此振荡器属于频率监控。用于内部基准频率的这个振荡器可以具有较小优值，因为它受控制信号PIS的积分-分量的当时实际值所控制，并且由此值获得内部基准频率。