[发明专利]一种时钟发生器的频率监控电路

权利要求书

1．一种时钟发生器的频率监控电路(FS)，其中时钟发生器含有一个锁相环路(PLL)，所述环路借助基准频率(RFext)产生时钟频率(TF)，其特征在于，

a)具有一个比较器(VG)，所述比较器借助外部基准频率(RFext)与频率监控电路的内部基准频率(RFint)的比较求得在给定的测量时间所调整的相位差；

b)具有一个计算电路(AW)，所述计算电路借助由比较器求得的相位差和借助已知的测量时间范围求出两个基准频率之间的频率偏差，并且当超出一定的阈值时间上一级控制器(MP)发送一个误差信号；

c)具有一个压控振荡器(VCO)，所述振荡器以如下方法产生内部基准频率，即锁相环路的控制器(MP)的控制信号的积分-分量作为控制信号传送给振荡器。