[发明专利]同步电路装置

说明书

技术领域

本发明涉及一个同步电路装置，特别是适用于一个多路复用/多路解复用单元中的同步电路装置，但并不仅限于此。

这种装置用于提高或降低出现在连接线上的脉冲信号流，即比特流的传输速率。

当比特流中的脉冲信号合成为带有地址指示段和信息携带段，最好是根据ATM系统所述方式构造的数据分组或数据信元时，本发明能得到特别的应用。

本发明的同步电路装置建立在下述能力的基础上，即借助于接收电路，在由紧密相连并完全确定的数据包组成的一个或多个连续发生的定向比特流中确定两个彼此相邻紧接的数据包之间的边界，从而为使接收数据包和接收机中的同步信号的同步创造了条件。

本发明还建立在确定两个相互连接的数据包之间的“接口”或“边界”这种可能性的基础上，其中紧跟在前一数据包最后一个比特位之后的是下一数据包的第一个比特位。

背景技术描述

上述定义类型的同步电路装置是已知并标准化了的技术。

例如，我们知道在一个多路复用/多路解复用单元中提供一个同步电路装置以使组成数据包的比特流同步，采用将每个数据包分成一个地址段和一个信息段的原理，以及把整个数据包分成指定数目的部分，一个或多个字节或字。当采用已知技术时，通过不断地给每个被发送数据包的连续比特序列中一个预定部分内的比特位一个位置值以使它们具有由预定校验或控制计算指定的值(例如“0”)，就能确定被分成相互连续并完全确定的数据包的一个连续定向比特流中两个相邻数据包之间的边界。

计算属于各接收数据包并对应于一个连续比特序列上述指定部分的比特序列值，以确定上述校验计算将得出预定值的范围。

当取得一致结果时，根据所选部分的比特序列就确定了两个相互连续的数据包之间的边界。

在多路复用操作中，组成数据包的比特流将以高于100Mb/s的比特速度出现在一组输入连接上，然后以更高的速率出现在一条输出连接上，而在多路解复用操作时作反向应用，这些过程不改变数据包的信息内容。

对于描述本发明的实施例，应当注意的是我们知道可为一个标准的ATM数据信元或ATM数据包附加一个用于提供内部交换地址信息的附加信息比特位段，它在交换单元输入端被加入到标准的ATM数据信元上，在其输出端被移去。

在美国专利说明书NO.5，130，984中说明和描述了这方面早期技术的一个实例。

发明概述

                  技术问题

当考虑到如上所述的早期已知技术时，将会看到在提供一个同步电路装置时存在一个技术问题，这个装置将能使接收单元确定或确立两个相邻紧接的数据包之间的边界，它利用简单的功能装置，例如一片集成电路，借助于控制模块或控制逻辑，通过在各比特流的串-并变换器中插入一个与同步要求对应的时间延迟来使每个输入比特流同步，其中得到的并行格式同步比特流能够通过上述控制模块或控制逻辑提供给存储器，存储器再通过缓冲器电路和一个并-串变换器将比特流送到输出连接上。

还将看到实现与下一操作相联系的优点时存在另一个技术问题，这一操作即在一个ATM数据信元或类似结构中选择标准化地址段或该段与一个附加段的组合，这个附加段是作为参考段或参考部分提供内部交换地址信息的。

实现与下一操作相联系的优点时存在另一个技术问题，这一操作即从每个数据包比特流中选出一预定部分，再把这一部分分成预定数目的子段。

还将会看到实现使用下一事实的必要性的一个技术问题，这一事实是必须不断这样选择传输中该段中比特位的值，从而使它们总能在预定校验计算或所选奇偶校验中提供一个可被接收机承认的预定值。

还将会看到实现以下意义时的一个技术问题，即在接收单元中计算属于各个数据包并同时等于或超出上述部分的一个连续比特序列，以确定在校验计算中其中所包含的每个子段都给出了预定值的范围。

另一个技术问题是认识到以下问题的重要性，即当从插入到相应数据包的子段的接收单元中的校验计算或奇偶校验所得的计算结果与给定值之间相一致时，包括在相应子段中的比特序列就能初始同步，从而能够建立两个相互邻接且紧靠的数据包之间的界限。

还将会看到当整个被指定的部分正好由各个数据包的可寻址部分组成时，实现由此获得的优点时存在一个技术问题。

另一个技术问题是借助简单的装置提供条件，使得这个段能根据比特位数分成独立的子段，为带有或不带有附加内部交换地址信息的ATM数据信元所选取的子段数至少为四。