[发明专利]变容二极管的制作方法

说明书

本发明一般来说涉及到变容二极管，更确切地说是集成变容二极管及制造集成变容二极管的方法。

半导体电容器可有多种应用，包括用于运算放大器频率补尝、模似—数字信号转换、逻辑输出电压上升与下降时间调制等等。采用单片集成电路制造工艺来制造半导体电容器在半导体技术领域中是众所周知的。一类特别有用的半导体电容器是电压可变电容器，更常见地称之为变容二极管。变容二极管用在诸如振荡器的电子调谐、电子信号的混频或谐波发生之类的许多应用中。由于用高性能的集成电路工艺来制造具有低串联电阻、在给定的电压改变时有所需的电容改变、并具有低的直流漏电流的变容管过程中存在的困难，这些器件常常是制作在半导体衬底每边带有电接触的分立元件。

因此，这样一种制造变容二极管的方法是很有助益的，这种方法要能容易地结合到高性能的集成电路工艺中并可提供低串联电阻和给定电压变化下所需的电容变化。

图1-10是根据本发明实施例的工艺流程中变容二极管BIC-MOS半导体结构的隔离组件部分的高倍放大剖面图；

图11-20是根据本发明第一实施例的工艺流程中变容二极管BICMOS半导体结构的高倍放大剖面图；

图21和22是根据本发明的实施例的变容二极管BICMOS半导体结构的高倍放大剖面图；

图23是根据本发明第二实施例的变容二极容的高倍放大剖面图；以及

图24是根据本发明第二实施例的变容二极管的高倍放大剖面图。

图1-10是工艺中变容二极管BICMOS半导体结构10的隔离组件部分的高倍放大剖面图，其中图1、3、5、7和9表示半导体结构10中的MOS区域12，图2、4、6、8和10分别表示半导体结构10的变容管区和双极区13和14。图1-10中的各部分表示半导体结构10的隔离组件。虽然此处示出了特定的材料、导电类型、厚度和其它参数，但应理解这并不意味着某种限制而仅仅是用来说明本发明的最佳实施例。还应了解用于这些图中的相同的参考号表示相同的元件。

一开始先提供一个由<100>晶向的硅单晶构成的半导体衬底16。衬底16为P型，其电阻率大约为6-8ΩCM。在衬底16上制作一个屏蔽氧化物层(未示出)。此屏蔽氧化物层用热氧化法生长，其厚度大约为200A°。用它来保护衬底16的表面不受沾污。

用把砷或另一种N型掺杂剂注入到衬底16中的方法，在衬底16中形成一个N⁺埋层18。N型掺杂剂分别注入到变容管区和双极区13和14的整个区域以及一部分要制作P沟道MOS晶体管的MOS区12中。N⁺埋层一经形成，就进行退火以获得所需的杂质分布。如此处所公开的，N⁺埋层18表面掺杂浓度大约为10¹⁹原子/cm³。

与N⁺埋层18退火的同时，在屏蔽氧化层(未示出)上生长出额外的氧化物。屏蔽氧化物层的厚度在N⁺埋层18上大约变为3000-4000A°。屏蔽氧化物层在衬底16带有N⁺埋层的部分比不带N⁺埋层的部分生长得更快。更确切地说，屏蔽氧化物层在要制作P沟道MOS晶体管的MOS区12上比在要制作N沟道MOS晶体管的MOS区12上生长得更快。因此，排列在不包括N⁺埋层18的MOS区12上的屏蔽氧化物层部分的厚度为500-600A°。

P⁺埋层20形成在未形成N⁺埋层18的那部分MOS区12中，即要制作N沟道MOS晶体管的那部分MOS区12中。P⁺埋层20用将硼或另一种P型掺杂剂注入到衬底16中的方法来制作。在制作P⁺埋层20之后，进行退火。如此处所示，P⁺埋层20的表面掺杂浓度大约为10¹⁷-10¹⁸原子/cm³。