[发明专利]在集成电路中形成隔离的方法和结构

说明书

本发明涉及半导体器件，更具体地说，涉及在半导体集成电路中形成电隔离结构的工艺过程。

硅的局部氧化（LOCOS）是硅集成电路中最常用的隔离技术。遗憾的是，LOCOS本身具有大的场氧化侵蚀（field    oxide    enuroachment），这妨碍该技术被用于需要高的器件封装密度的先进的集成电路。在标准的LOCOS工艺中，在硅片表面热生长一薄层衬垫氧化物（pad    oxide）。然后在衬垫氧化物上淀积一氮化硅层。在此氮化硅层上制作光刻图形，并进行腐蚀，以限定出隔离区和有源区。再在隔离区生长场氧化物，而用氮化硅层的图形作掩模防止有源区上发生氧化过程。然而，进行场氧化之后得到的有源区的面积比实际想要的、由氮化硅层的图形所限定的面积要小。这是因为氧通过衬垫氧化物层在氮化硅图形掩模之下横向扩散，并与其下的硅表面反应而造成的。因此，场氧化不仅形成在隔离区域内，还侵蚀了邻近的有源区域。结果被限制了有源区的尺寸，所以用标准的LOCOS隔离不能获得具有高的器件封装密度的集成电路。

为了减少场氧化物的侵蚀，已提出了几种与LOCOS类似的隔离技术。一种方法是在氮化硅氧化掩模之下切割衬垫氧化层，以形成一凹槽。之后，用共形的多晶硅层填满此凹槽。在场氧化期间，填满多晶硅的凹槽起扩散壁垒的作用，从而防止氧从氮化硅氧化掩模之下传输到硅表面。遗憾的是，填满多晶硅的凹槽不是一个理想的扩散壁垒。因此，在氧化掩模边缘部分的硅表面上仍然发生氧化，结果，有源区仍然受到场氧化物的侵蚀。

第二种方法中用氮化硅的共形层来填满凹槽，其后进行各向异性腐蚀以在填满氮化硅的凹槽旁边形成一侧壁阻挡层。在形成场氧化物期间，填满氮化硅的凹槽以及氮化硅侧壁阻挡层两者均起到扩散壁垒的作用，防止氧传输到氧化掩模的边缘部分之下的硅表面处。但是，使用这种方法很难均匀地控制场氧化侵蚀。侧壁阻挡层的形成工艺需要相对于下面的氧化掩模有选择地腐蚀氮化硅。而在这些隔离方案中以用氮化硅作氧化掩模为主。因此，由于氮化硅腐蚀速率及阻挡层厚度的差异，使氮化硅氧化掩膜受到不均匀的腐蚀，导致在晶片内以及晶片与晶片间氧化掩膜的厚度是不均匀的。由于场氧化侵蚀强烈地依赖于氧化掩模的厚度，因此导致对有源区的侵蚀也在晶片内以及晶片与晶片之间各有不同。此外，侧壁阻挡层形成工艺也减小了隔离区的几何尺寸。因此，已知在几何尺寸小的隔离区中发生的场氧化物变薄的现象由于氮化硅侧壁阻挡层的存在而加重了。所以，使用这种隔离技术时，器件的尺寸由于场氧化层变薄而进一步受到限制。因此，对于一种隔离工艺而言，需要有效和可重复地降低场氧化侵蚀和尽量减少场氧化层变薄的现象。

本发明克服了现有的隔离工艺中存在的上述问题。在本发明的一个实施例中，通过提供一半导体衬底形成一集成电路器件。在该衬底上形成第一缓冲层，在第一缓冲层上形成一掩模层。将掩模层刻出图形以形成一个缓冲层的暴露部分，并限定出衬底的隔离区。刻图形工序在衬底上还留下一部分掩模层。腐蚀缓冲层被暴露出的部分，以在留下的那部分掩模层边缘部分之下形成凹槽。该腐蚀工序也形成了一部分暴露出的衬底，并在衬底上留下了缓冲层的保留部分。在衬底暴露部分之上形成第二缓冲层。在留下的那部分掩模层及第二缓冲层上形成氮化物层。该氮化物层充满凹槽。氧化该氮化物层以形成一氧化层，并在衬底的隔离区形成电隔离。

从下面结合附图的详细说明可以更清楚地理解本发明的这些和其它特征，以及优点。指出这一点是重要的，即，图例不一定是按比例画的，本发明可能还有其它的没有在此作具体图示的实施例。

图1至图7用截面图的形式说明本发明一个实施例的工艺步骤，在这几个图中，相同的参考号表示同一个或相应的部件。

图1至图7为本发明在集成电路中形成电隔离结构的一个实施例的工序步骤的剖面图。图1所示为集成电路结构的一部分10，包括半导体衬底12、第一缓冲层14和掩模层16。衬底12最好是单晶硅，也可以是绝缘体上的硅，或在蓝宝石上的硅等。最好将衬底12热氧化，以形成第一缓冲层14，其厚度范围为5-100毫微米。第一缓冲层14也可以是化学汽相淀积的二氧化硅，或热氧化生长和化学汽相淀积的二氧化硅的叠层。第一缓冲层14形成之后，在其上形成掩模层16。掩模层16最好是化学汽相淀积的氮化硅，其厚度可以在50-300毫微米的范围内。掩模层16也可以是覆盖在多晶硅或氮氧化合物之类的其它材料上的氮化硅的叠层。