[发明专利]离子注入局部补偿集电区的方法

说明书

本发明属于硅器件和集成电路工艺技术。

在超高速电路领域中硅双极集成电路目前仍占主导地位，在BiCMOS技术中，双极技术具有举足轻重的作用。为了提高硅双极集成电路的集成度，降低电路的功耗延迟积，人们想方设法按比例缩小器件尺寸，例如：采用先进的光刻技术和各种自对准技术，减小器件的横向尺寸;利用离子注入以及多晶硅发射极等技术，获得无损伤浅结和薄基区，以减小器件的纵向尺寸，此外还采用了先进的深槽隔离技术和硅化物连线技术等等，为了制备超高速硅双极器件，人们的注意力大多集中在晶体管的发射区和基区研究方面。因此，在现有技术中对光刻和刻蚀等关键工艺设备的精度要求非常高。

实际上，对于超高速硅双极晶体管，除器件的发射区和基区有重要影响外，集电区状况对晶体管的频率特性也有很重要影响。而且，随着器件的按比例缩小，集电极电流密度越来越大，为了避免基区扩展效应的发生和提高器件的电流驱动能力，需要按比例地提高集电区外延层的掺杂浓度，由此带来的一个问题就是单位面积的集电结电容将会增加，为解决这一问题，目前有一种方法是离子注入晶体管集电区形成技术。这种方法必须采用较高电阻率的外延层，向晶体管内基区下对应的外延层直接注入同种类型的杂质，并形成集电区所需的均匀杂质分布。由于原始外延层材料的电阻率较高，所以外基区对应的结电容较小，这样也可以达到改善器件速度的目的。但是这种方法的缺点是，注入离子经过内基区直接形成集电区，为避免杂质分布不均匀所造成的局部高阻现象，需要精确控制杂质的分布，否则有可能引起器件在大电流下烧毁，因而对注入的杂质分布要求很高;由于注入离子的剂量比外延层浓度高得多，因此由注入引起的损伤较大，而且注入的区域恰好是对器件性能十分敏感的本征区域，对器件性能有潜在的不利影响;此外，这种方法要求在高掺杂衬底上制备高电阻率的超薄外延层，制备工艺十分困难。

本发明针对上述技术之不足，提出了一项高能离子注入局部补偿集电区的新方法，通过对器件外基区下对应的外延层局部区域进行高能离子补偿注入，降低相应外延层中的净掺杂浓度，有效减小单位面积的集电结电容，从而达到显著提高器件和电路速度的目的。

本发明的技术解决方案是，对双极晶体管外基区下对应的外延层区域进行补偿离子注入，使该区域外延层中净掺杂浓度降低，从而实现单位面积集电结电容的减小。

注入离子的类型：对于npn晶体管为硼离子，用于局部补偿砷或磷掺杂的集电区;对于pnp晶体管为磷或砷离子，用于局部补偿硼掺杂的集电区。

单位面积的集电结电容C是由B-C结的空间电荷区宽度d决定的，关系式为：

C = ε ε .d ]]>

式中ε、ε，分别为硅的相对介电常数和真空介电常数。而空间电荷区宽度d在特定偏压下主要由外延层的净杂质浓度N所决定，两者关系如下：

d= ［ 2 ε ε o (VD - V) qN ］ 1/2 ]]>

这样，单位面积的集电结电容C可直接用下式表达：

C = ［ q ε ε o2 N(VD - V ) ］ 1/2 ]]>