[发明专利]基座及其制造方法

说明书

本发明一般涉及电路元件的组装，尤其涉及用于电路元件组装的基座及其制造方法，适用于封装大规模集成电路，如半导体集成电路。

近年来，电路，特别是在组装中，封装的半导体电路的密度越来越高，集成度越来越大，需要增加外部有用的脚针数量。为适应这些需求，已推荐半导体集成电路的倒装焊方法，其中把接头配置在芯片的各个表面上，而不像从前那样只把接头配置在芯片的四周表面。为迎合这个技术，因此将含有半导体集成电路的半导体组装的接头按网格引出。

按照上述方式的半导体封装，通常包括电路元件，例如半导体芯片，及安装该半导体芯片的基座。半导体封装中采用的基座，一般为陶瓷衬底，同时熔烧上高融点金属制成。

另一方面，为了把电路连接到一计算机系统，采用了一个匹配的终端系统，在该匹配终端系统中，一个传输线接在电阻等于传输线特性阻抗的端头上，使之不致出现反射与驻波。

由于这个原因，当半导体集成电路安装在基座上时，终端电阻被布置在封装的半导体集成电路或芯片的四周，以影响传输线的终端。

已往采用的终端电阻都是分离电阻片。但因为这种分离电阻片本身存在着小尺寸的极限以及要求相当的面积或空间用于安装，这就对缩小半导体集成电路封装尺寸的任务施加了严重的限制。故此，分离电阻片不很适用于达到增加封装密度的要求。换句话说，就采用分离电阻片来看，只能把数目有限的半导体集成电路封装或芯片装配到一电路印刷板上。

为解决这个问题，涉及终端的电阻片，且许可增加装配大量LSI的一种技术已公开在日本未审查的专利出版物（公开）NO.58-199552上。

更详细地说，该出版物披露了一种电阻片，它包括一个绝缘体基片和制作在基片上的许多电阻元件，各个电阻元件的一端接到连接半导体芯片和一个电路板的通孔上，而各电阻元件的另一端则接到设置在印刷板上的一个电极薄层上。这些电阻元件制作在绝缘体基片上，例如用薄膜形成技术或厚膜形成技术做在陶瓷基片上，并且分别用导线连接到通孔。电阻元件制成后，其电阻值由激光修整加以调正。

按照该出版物披露的技术，如上所说预先制成这些电阻元件，而只留下那些为半导体芯片和/或配置在印刷板上的逻辑连线所需的电阻元件，用激光束切割连线，除去其余的电阻片。这些电阻片经焊接被连接到半导体芯片，且这样形成的组装件又焊接到印刷板加以使用。

但这种现有技术没有指教如何在印刷板上设置许多电阻元件。正如上面叙述过的那样，电阻元件的电阻率，例如，电阻系数在制造时，一定要经修整加以调整。更具体地说，以薄膜结构设置在一陶瓷基片上这种情况下的电阻元件，由于陶瓷基片表面的粗糙度或不规则性，该薄膜的电阻率会局部显著改变，这就需要调整电阻率。然而，就厚膜方式制作电阻元件的情况来说，不可能保证电阻率的精度，也需要调整电阻率。

就此而论，还应注意到，近来的高集成半导体电路需有几百或甚至更多的电阻，这就很难分别测量各个电阻的电阻率，并对每个作出修整。

因此，像出版物中已披露的常规技术，事实上是不实际的，或甚至是不现实的。

这些常规技术还未曾公开所希望的电阻配置。尤其是，将电阻靠近通孔而设置，把印刷电路板连到安装其上的半导体芯片的技术没有披露。所以，如果集成度进一步增加，凸接物安置得更密，用以安装电阻的区域就会减小。这些会给电阻的尺寸和安装带来限制。

从上所说可以知道，把前面叙述过的技术用到基座上，实际上有一些困难。因此，任务是克服这些难点，以实现使用基座的电路封装。

所以，本发明的一个目的是提供一种能设置薄膜电路元件，例如，具有所需精度的电阻元件的基座及其制造方法。

本发明的另一个目的在于提供一种基座及其制造方法，该基座能设置电路元件，例如电阻元件，甚至当需要安装高集成度电路元件，在其上设置彼此密集的，用于连接的凸形物时，也不会有实际上的尺寸和布置的限制。

本发明的再一个目的，在于提供一种如上所说明的基座电路元件封装。为达到上述的目的，针对基座提供三种发明。

第一种发明，其特征在于基座包括一个具有外连端头的绝缘基片，和一个设置在绝缘基片上，为了将安装在基座上的电路元件与所说外连端头相连的布线部分。该布线部分具有许多绝缘膜，一个电极层设置在最高绝缘层上，以连接电路元件，一层或多层电路元件层设置在除该最高绝缘层以外的一层或多层绝缘层上，并且具有以薄膜方法设置的电路元件，和设置在该绝缘膜上，为通过一层或多层电路元件层，把电极连接到外连端头上的导体。