[发明专利]数字去加重电路

说明书

本发明涉及一种数字去加重电路，该电路用于以二进制补码方式数字化的压缩音量幅度规格化的音频信号的去加重操作，这种电路可以在设计或接收美国BTSC多频道电视标准的电视接收机的音频部分中实现。这种电视标准的系统在刊物“IEEE    Transactions    on    Consumer    Electronics”1984的第633～640页上有详细的描述，其中各分电路被描述为模拟信号的处理电路。

上述参考文献与本发明最为相关的部分是图5-图15以及正文第636-639页。这种现有技术的模拟电路与其他类型的电路一样，不能很容易地变换为用来处理由模-数变换器数字化了的信号的相对应的数字电路。这是因为，在这种情况下，由相对应的数字电路对模拟电路的直接替代会导致一种无延迟的反馈控制环路，而这种反馈控制环路是不能以数字形式实现的。

因此，本发明的目的是提供一种为实现上述用途的数字去加重电路，利用这种电路在电视接收机中可以抵消在发送端以BSTC标准所施加的预加重。

根据本发明的去加重电路可以很容易地以半导体集成电路的形式实现并且能够很方便地用于被称之为数字电视接收机中。

下面参照各附图对本发明进行更为详细的解释，附图如下：

图1是本发明的第一个实施例的极为简化了的方框图;

图2表示用于说明图1的一个分电路的工作的两条曲线;以及

图3是本发明的第二个实施例的极为简化的方框图。

在各个附图中，假设数字音频信号SS已经从所接收的电视发送机信号中分离了出来并通过一个常规的模-数变换器数字化而得到的以二进制数补码方式表示的信号，还假设这些信号在幅度上是规格化了的，以便这些信号仅在大于/等于-1和小于+1之间的数的数字范围内。（“等于+1的范围限制经周密地研究后已经去掉，因为众所周知，在二进数补码系统中以左对齐的表示式中是没有正1的，这种原则用于本发明的情况）。

在图1中，音频信号SS加到第一减法器S1的被减量输入端，而该减法器的输出控制数字滤波器df的输入端。该数字滤波器df具有传递函数F（Z）＝（b-ac）/（Z+a），正如通常数字滤波器的数学处理一样，其中Z是复合频率变量，a、b、c是决定该数字滤波器频率响应的常数，以便获得适合BTSC制式的去加重作用。这三个常数的优选的十进制数值为a＝-118/128，b＝2/128，c＝8/128。

数字滤波器df的输出端与第一乘法器m1的一个输入端和第二乘法器m2的一个输入端相连。第一乘法器m1的输出端与第一加法器a1的一个输入端相连，第二乘法器m2的输出端与第一减法器S1的减数输入端相连。减法器S1的输出端还与第三乘法器m3的一个输入端相连，该第三乘法器m3的输出端与第一加法器a1的另一输入端相连。第一加法器a1提供出该去加重电路的输出信号。

音频信号SS还送到带通滤波器bp的输入端，这一带通滤波器相当于在上述参考文献第637页左栏正文并结合图9和10所描述的模拟带通滤波器，是该模拟滤波器的容易实现的对应物，并且实际上具有相同的传递函数。带通滤波器bp的输出送到第一平方器q1，第一平方器q1的输出通过低通滤波器tp送到第二减法器S2的被减量输入端，低通波波器tp的截止频率约为10HZ。

第二减法器S2的输出端与第一限制累加器K1相连，该第一限制累加器是这样设计的，即如果到达数值范围的两个上述限值之一，或者如果相加的结果超过了这些限值时，则含在该累加器中的加法器仅仅将代表相应限值的一个信号样值送出。下面的一个利用十进制数的例子对比进行说明，如果相加的结果是-2，则加法器将限制其输出为-1，如果相加的结果是+1.5，则输出被限制为接近但低于+1的数，这一输出可能是该音频信号的各比特所表示的数。

除加法器外，累加器K1通常包含有一个中间存贮器，诸如寄存器或类似的存贮器，经由这个存贮器加法器的输出反馈回到该加法器的一个输入端，加法器的输出被延迟控制数字信号处理的时钟系统的一个时钟周期。在本发明中，累加器K1与将要在下文予以说明的第二累加器K2一样具有第一输出端1和第二输出端2，该第一输出端是加法器的输出端，而第二输出端是中间存贮器的输出端，该第二输出端与平方器q2的输入端相连，而平方器q2的输出端与第二减法器S2的减数输入端相连。

分电路S2、K1、q2代表了一种极为简单的平方根提取器。在平方器q2中，经周密考虑的应用是由以下事实构成的，即在二进制补码系统中，多数的负数和-1的平方不是+1，而还是-1。