[发明专利]数字去加重电路

权利要求书

1、一种用于以二进制补码数字化的、音量压缩、幅度规格化音频信号(SS)的数字去加重电路，该电路包括：

第一减法器(S1)，其被减量输入端馈入音频信号(SS)；

数字滤波器(df)，该数字滤波器的传递函数为F(Z)=(b-ac)/(z+a)，其中Z为复合频率变量，a、b、c是决定该数字滤波器(df)的频率响应的常数，并且该数字滤波器的输入端与第一减法器(S1)的输出端相连；

第一乘法器(m1)和第二乘法器(m2)，上述每个乘法器的一个输入端与数字滤波器(df)的输出端相连；

第三乘法器(m3)，其一个输入端与第一减法器(S1)的输出端相连；

第一加法器(a1)，其一个输入端与第一乘法器(m1的输出端相连，其另一个输入端与第三乘法器(m3)的输出端相连，而其输出端是该去加重电路的输出端；

带通滤波器(bp)，其输入端馈入音频信号；

第一平方器(q1)，其输入端与带通滤波器(bp)的输出端相连；

低通滤波器(tp)，其输入端与第一平方器(q1)的输出端相连，并且该低通滤波器的截止频率为10HZ左右。

第二减法器(S2)，其被减量输入端与低通滤波器(tp)的输出端相连；

第一限制累加器(K1)，其输入端与第二减法器(S2)的输出端相连；

第二平方器(q2)，其输入端与第一累加器(K1)的第二输出端(2)相连，其输出端与第二减法器(S2)的减量输入端相连；

第一常数乘法器(Km1)馈入来自第一累加器(K1)的第一输出信号(V)和常数-C；

第二加法器(a2)，其一个输入端馈入来自第一常数乘法器(Km1)的输出信号，其另外一个输入端馈入一个数值为-1信号；

第四乘法器(m4)，其一个输入端与第二加法器(a2)的输出端相连；

第三加法器(a3)，其一个输入端馈入来自第四乘法器(m4)的输出信号，其另外一个输入端馈入数值为-1的信号；

第二累加器(K2)，其输入端与第三加法器(a3)的输出端相连，其第二输出端(2)与第四乘法器(m4)的另外一个输入端相连；

第二常数乘法器(Km2)馈入数值为-1的信号和来自第二累加器(K2)的第一输出端的信号；

第五乘法器(m5)，其一个输入端与第一累加器(K1)的第一输出端相连，其另外一个输入端与第二常数乘法器(Km2)的输出端相连，其输出端与第二乘法器(m2)的另一输入端相连；

第三常数乘法器(Km3)馈入来自第二常数乘法器(Km2)的输出信号和常数C；以及

第四加法器(a4)，其一个输入端与第五乘法器(m5)的输出端相连，其另一个输入端与第三常数乘法器(Km3)的输出端相连，其输出端与第三乘法器(m3)的另一输入端相连。

2、一种用于以二进制补码数字化的、音量压缩、幅度规格化音频信号（SS）的数字去加重电路，该电路包括：

第一乘法器（m1′），其一个输入端馈入音频信号（SS）;

第一减法器（S1′），其被减量输入端与第一乘法器（m1′）的输出端相连;

数字滤波器（df′），该数字滤波器的传递函数为F（Z）＝（b-ac）/（Z+a），其中Z为复合频率变量，a、b、c是决定该数字滤波器（df′）的频率响应的常数，并且该数字滤波器的输入端与第一减法器（S1′）的输出端相连;

第一加法器（a1′），其一个输入端与数字滤波器（df′）的输出端相连，其输出端是该去加重电路的输出端;

第二乘法器（m2′），其一个输入端与第一加法器（a1′）的输出端相连;

第三乘法器（m3′），其一个输入端馈入音频信号（SS），其输出端与第一加法器（a1′）的另一输入端相连;

带通滤波器（bp），其输入端馈入音频信号;

第一平方器（q1），其输入端与带通滤波器（bp）的输出端相连;

低通滤波器（tp），其输入端与第一平方器（q1）的输出端相连，该低通滤波器的截止频率为10HZ左右;

第二减法器（S2），其被减量输入端与低通滤波器（tp）的输出端相连;

第一限制累加器（K1），其输入端与第二减法器S2的输出端相连;

第二平方器（q2），其输入端与第一累加器（K1）的第二输出端（2）相连，其输出端与第二减法器（S3）的减量输入端相连，

第一常数乘法器（Km1），馈入来自第一累加器（K1）的第一输出信号（V）和整数-c;

第二加法器（a2），其一个输入端馈入来自一常数乘法器（Km1）的输出信号，其另外一个输入端馈数值为-1的信号;

第四乘法器（m4），其一个输入端与第二加法器（a2）的输出端相连;

第三加法器（a3），其一个输入端馈入来自第四乘法器（m4）的输出信号，其另外一个输入端馈入数值为-1的信号;

第二累加器（K2），其输入端与第三加法器（a3）的输出端相连，其第二输出端（2）与第四乘法器（m4）的另一输入端相连;

第二常数乘法器（Km2）馈入数值为-1的信号和来自第二累加器（K2）的第一输出端的信号;

第五乘法器（m5），其一个输入端与第一累加器（K1）的第一输出端相连，其另一个输入端与第二常数乘法器（Km2）的输出端相连，其输出端与第二乘法器（m2′）的另一输入端相连;

第三常数乘法器（Km3）馈入来自第二常数乘法器（Km2）的输出信号和常数C;

第四加法器（a4），其一个输入端与第五乘法器（m5）的输出端相连，其另一输入端与第三常数乘法器（Km3）的输出端相连，其输出端与第三乘法器（m3′）的另一输入端相连。