[发明专利]具有锁存器和奇偶校验能力的双向缓冲器

权利要求书

1、对在第一和第二数据总线之间传送的数字数据进行缓冲和奇偶校验的设备，包括：

一系列双向位缓冲器电路，每一上述双向位缓冲器电路包括第一数据通道和第二数据通道，其中，

第一数据通道由输入端连到上述第一数据总线的接收器、输入端连到上述接收器输出端的锁存器和输入端连到上述锁存器输出端而输出端连到上述第二数据总线的驱动器组成；

第二数据通道由输入端连到上述第二数据总线的接收器、输入端连到上述接收器输出端的锁存器和输入端连到上述锁存器输出端而输出端连到上述第一数据总线的驱动器组成；其特征在于还包括：

控制上述驱动器以便有选择地将上述驱动器的输出端置于有效驱动状态或高阻状态的装置；

控制上述数据锁存器以便有选择地锁存数据或传送数据的装置；

所述装置的特征在于：

连在所述每一双向位缓冲器电路中的第一数据通道锁存器的输出端的用于响应所述第一数据通道锁存器的输出端的数据而产生一奇偶校验信号的奇偶校验产生装置。

2、根据权利要求1的设备，其特征在于还包括误差检测装置，该装置连到所述奇偶校验产生装置输出端，用于将上述奇偶校验信号和一第二奇偶校验信号比较，如果两奇偶校验信号不相等就产生一误差信号。

3、根据权利要求2的设备，其特征在于所述误差检测装置包括：

其端一输入端连到所述奇偶校验产生器的输出端的逻辑异-或门;和

将所述第二奇偶校验信号输入到所述异-或门的第二输入端的装置。

4、根据权利要求3的设备，其特征在于所述第二奇偶校验信号输入装置包括：

接收所述第二奇偶校验信号的奇偶校验输入端;

其输入端连到所述奇偶校验输入端和其输出端连到所述异-或门的第二输入端的奇偶校验接收器;

其输入端连到所述奇偶校验产生装置的输出端和其输出端连到所述奇偶校验输入端的奇偶校验驱动器。

5、根据权利要求4的设备，其特征在于所述第二奇偶校验信号输入装置进一步包括一个输出端连到所述奇偶校验驱动器的控制端和所述异-或门的允许端的控制接收器。

6、根据权利要求1的设备，其特征在于：在所述每一位缓冲器电路中，所述各锁存器以T型连接的形式在电路节点处与相应的接收器和驱动器相连接;

所述各驱动器包括在所述电路节点处与相应的接收器和锁存器相连接的相位分相电路。

7、根据权利要求1的设备，其中每个所述锁存器响应一个控制信号，用于保持通过所述锁存器输入端加到电路节点的数据信号，其特征在于所述的锁存器包括：

第一晶体管，它的第一端连接到所述电路节点，它的第二端连接到一基准电位;

一个连接到所述锁存器控制装置的装置，用于将所述控制信号加到所述第一晶体管的控制端;

第二晶体管，它的第一端连接到所述第一晶体管的控制端，它的第二端连接到所述的基准电位;

一个电阻，连接在所述电路节点和所述第二晶体管的控制端之间;

一个装置，用于响应所述控制信号，产生第二控制信号，以使当所述锁存器对所述电路节点处的所述数据信号进行保持时，将上述电路节点与所述输入电路断开。

8、根据权利要求7的设备，其特征在于所述发生装置包括：

一第三晶体管;

将所述控制信号加到所述第三晶体管的控制端的装置;和

所述第三晶体管的第二端口连到第二基准电位;

所述第三晶体管的第一端口产生所述第二控制信号。

9、根据权利要求8的设备，其特征在于：所述输入电路用NPN双极晶体管来实现并且包括一开路集电极元件，该元件在所述电路节点处与一提升电阻相连接，所述第二控制信号的功能是控制上述开路集电极元件。

10、根据权利要求9的设备，其特征在于，所述锁存器电路用NPN双极晶体管来实现，并且还包括：

其正极连到所述第一和第二晶体管的发射极，负极接地的肖特基二极管;

其正极连到所述第一晶体管的基极，负极连到所述电路节点的肖特基二极管;和

其正极连到所述第二晶体管的基极，负极连到所述第二晶体管的集电极的肖特基二极管。

11、根据权利要求10的设备，其特征在于还包括：其正极连到所述第三晶体管的基极、负极连到所述第三晶体管集电极的肖特基二极管。