[发明专利]超大规模计算机

权利要求书

1、一种并行计算机，包括：

多个处理器单元，每个处理器单元包括一个处理器、一个读/写存贮器和一个控制电路；

其特征在于它还包括：多个主机；以及

将所述主机连接到至少若干处理器单元以形成一种多处理机环境的互连装置；

所述每个处理器单元的控制电路包括：

通过经所述并行计算机中的通信线路，将信息包从一个处理器单元发送到另一个处理器单元，以互连所述处理器单元的装置，以及

将所述并行计算机划分成二组或多组互连的处理器单元、各组之间相互不影响的装置，所述划分装置包括：

有选择地控制对每一所述信息包通信线路进行访问的装置；以及

根据控制电路从主机接收到的信号来设定所述控制的装置，以便阻止对选定的信息包通信线路进行访问的装置。

2、如权利要求1所述的并行计算机，其特征在于，所述处理器单元以超立方体形式互连，每一通信线路沿超立方体的一维建立处理器单元之间的互连，并由控制装置有选择地控制对超立方体每一维的访问，超立方体的各部分可以划分为同构单元。

3、如权利要求1所述的并行计算机，其特征在于，所述处理器单元以超立方体形式互连，每一通信线路沿超立方体的一维建立处理器单元之间的互连，所述互连装置包括：

输入阵列，其数量与超立方体的维数相等，所述各输入端通过所述通信线路接收来自超立方体中最近相邻的处理器单元的信号;

输出阵列，其数量与超立方体的维数相等，所述各输出端通过所述通信线路将信号发送到超立方体中最近相邻的处理器单元;

将所述输入端接收到的信息包连接到选定输出端的逻辑装置;

对所述输入端接收到的所有信息包建立通向选定输出端的优先级次序的装置;

划分装置，它通过对通向选定输出端的所有的信息包均不给予足够的优先级，有选择地阻止对输出端进行的访问。

4、如权利要求1所述的并行计算机，其特征在于，所述处理器单元按n维超立方体的形式互连，每个处理器单元的控制电路进一步包括：

具有来自超立方体每一维中最近相邻处理器单元的一个信号输入的第一选通装置;

用以控制所述选通装置的装置，以便能从超立方体一个或多个最近相邻的处理器单元中选择一个信号输入，作为选通装置的一个输出;

具有通向超立方体每一维中最近相邻处理器单元的一个信号输出的第二选通装置;

用以控制第二选通装置的装置，以便能从多个输入信号中选择一个作为加至超立方体最近相邻处理器单元的一个输出，在这些输入信号中，第一个是来自第一选通装置的输出，第二个是来自该控制电路所在的处理器单元中处理器的输出，这样，来自所述处理器或所选最近相邻处理器单元的信号，可以通过所述第二选通装置广播传送到与所述第二选通装置相连接的最近相邻的处理器单元中。

5、如权利要求4所述的并行计算机，其特征在于，所述第一选通装置包括用以从最近相邻的处理器单元选择任何一个或多个信号输入以及用以对所述选择的输入形成“逻辑或”的装置。

6、如权利要求4所述的并行计算机，其特征在于，加至第二选通装置的第二输入信号是来自处理器的一个同步信号，该信号通过第二选通装置广播传送到与所述第二选通装置相连接的最近相邻的处理器单元。

7、如权利要求6所述的并行计算机，其特征在于，所述同步信号通过第一选通装置的输出，由控制电路从最近相邻的处理器单元接收，通过经第二选通装置将同步指令广播传送到所述处理器单元，以及在第一选通装置的输出端监测来自所述处理器单元的适当响应，所述处理器就能够使连接到第二选通装置的各处理器单元同步地运行。

8、如权利要求5所述的并行计算机，其特征在于，加至第二选通装置的第二输入信号是来自处理器的一个指令信号，所述指令信号通过第二选通装置广播传送到与第二选通装置相连接的最近相邻的各处理器单元。

9、如权利要求8所述的平行计算机，其特征在于，所述指令信号通过第一选通装置的输出，由控制电路从一个选定的最近相邻的处理器单元接收。